【追加開催】高速基板設計の評価測定方法と設計上のヒント

Start Date:
End Date:

Location:
テクトロニクス品川本社セミナ・ルーム

日本
108-6106
東京都港区
品川インターシティB棟6F
テクトロニクス

概要

【ご好評につき追加開催決定】本セミナは9/11開催の「TDRの原理/基礎から学ぶ」と同一内容のセミナです。
本講座は、TDRの原理の説明から始まります。時間軸での伝送路の反射について、実際の反射実測を交えて説明します。また、反射の要因の特定と、その影響を低減する方法について紹介します。
差動高速伝送路の設計に際しては、伝搬遅延時間の違い、周辺回路による差動電磁界の変化、隣接差動線によるクロストークの影響などについての考慮が必要ですが、ここでは周波数軸、時間軸の両法の測定を説明します。
最後に基板レイアウトの具体例とSパラメータの結果を紹介します。 この講座では10Gbps程度の高速伝送路を対象にしています。

お申込みはこちら

すべてのイベントの表示
ダウンロード
ダウンロード

マニュアル、データシート、ソフトウェアなどのダウンロード:

Go to top