TLA6000シリーズ

ロジック・アナライザ
このデータ・シートの製品は、テクトロニクスでは販売終了となっています。

オンラインで読む:

特長

  •   優れたシグナル・インテグリティ・ツールにより、複雑なシグナル・インテグリティ問題の迅速な検出、特定、デバッグが可能
    • グリッチ・トリガとストレージ-シグナル・インテグリティ問題となりそうなイベントにトリガし、ハイライト表示。問題のイベントにトリガするだけでなく、可能性のあるイベントを赤でハイライト表示するため、詳細に観測すべき信号が容易に確認できる
    • iCapture-テクトロニクス独自のiCapture機能により、疑いのある信号をTLA6000シリーズからアナログ出力可能。オシロスコープのプローブとのダブルプロービングが不要で、デバッグ時間が短縮できる
    • iView-ロジック・アナライザとオシロスコープの両方のデータを、時間相関をとりながら表示できるため、デジタル・ドメイン、アナログ・ドメインの両方でシグナル・インテグリティ問題を確認できる
  • デジタル・システムのデバッグ、バリデーション、最適化における優れた性能と操作性
    • 125ps分解能のMagniVu®アクイジションによる正確な信号取込み
    • 同期速度-最高クロック・レート800MHz、最高データ・レート1.25Gbpsまでの高速同期バス信号取込み可能
    • 15型ディスプレイとタッチ・スクリーン(オプション)により、数多くのデータが表示でき、効率的に操作可能
    • 68/102/136チャンネル、最大レコード長128Mビットにより、汎用性の高いソリューションが可能で、予算に見合ったシステムに構築可能
    • ドラッグ&ドロップ・トリガ-一覧表にある8種類のトリガからドラッグし、波形にドロップすることにより、自動的にトリガ条件を設定可能。これにより、エラーを防ぎ、再現性を向上し、設定に要する時間を短縮することが可能
    • ドラッグ&ドロップ測定-測定ツール・バーのアイコンをドラッグし、対象の信号にドロップするだけで測定結果が表にまとめられる。時間を短縮でき、複雑な手順が不要で、測定を正確に再現することが可能
  • デジタル・システムのデバッグ、検証のための解析ツール
    • FPGA
    • DDR2
    • 豊富なマイクロプロセッサ、バス・サポート
    • MIPI CSI、DSIのデバッグ

アプリケーション

  • デジタル・ハードウェアのバリデーションとデバッグ
  • デジタル・ハードウェア性能のモニタ、測定、最適化
  • 組込みソフトウェアの統合、デバッグ、バリデーション

予算に合った、効率的なデジタル・システムのデバッグとバリデーション

TLA6000シリーズは、デジタル・システムのデバッグ、バリデーション、機能の最適化に適したロジック・アナライザです。シグナル・インテグリティを総合的にデバッグすることができるため、発見が困難な問題をすばやく検出し、特定し、評価することができます。さまざまなアプリケーションに対応できるため、デジタル回路設計のデバッグ問題に最適なツールとなります。

TLA6000シリーズは、以下のようなデジタル回路の機能のバリデーション、デバッグに適した機能を備えています。

  • 当社特許の8GHz MagniVu機能による正確なタイミング測定。TLA6000シリーズは1台に統合されたアーキテクチャであるため、タイミング・スキューなどの問題がありません。
  • 最高クロック・レート:800MHz、最高データ・レート:1.25Gbpsのバスからの取込み
  • 必要に合った性能で購入し、測定ニーズに合わせてアップグレードが可能
  • 簡単で直感的なドラッグ&ドロップ・トリガ設定により、イベントをすばやく特定
  • 周波数、周期、パルス幅、デューティ・サイクル、エッジ・カウントなど、優れたドラッグ&ドロップ測定機能により回路性能を簡単に把握できる
  • 波形、表形式、グラフ、逆アセンブリ、ソース・コード、比較など、さまざまな表示形式で時間相関をとりながらデータ表示が可能

難しいシグナル・インテグリティ問題の検出

ロジック・アナライザは、回路機能のトラブルシュートだけでなく、クロストーク、ターミネーションのミスマッチ、グランド・バウンスなどで生ずるシグナル・インテグリティ問題を発見することにも必要になります。TLA6000シリーズは統合デバッグ・ツールであり、このようなデバッグ問題を解決します。

TLA6000シリーズの特長:

  • 選択した信号グループをグリッチ・トリガで監視し、シグナル・インテグリティ問題が見つかった場合はトリガする
  • 検出したすべてのシグナル・インテグリティ問題に自動的にタグを付けるため、簡単に識別できる
  • 当社独自のiCapture機能により1本のプローブでデジタルとアナログの両方のデータが観測できるため、問題を詳細に把握することが可能
  • iView機能によりデータのデジタルとアナログが時間相関をとりながら表示できるため、アナログ・ドメインとデジタル・ドメインの両方でシグナル・インテグリティ問題を追跡可能

DDR2プロトコルのデバッグと検証

DDR2メモリ・システムは、マイクロプロセッサのバスやFPGAのブロックなど、多くの組込み設計で使用されています。DDR2はそのプロトコルの複雑さとコマンド/データ/アドレス信号の数の多さにより、バスの動作を視覚化し、問題を特定することの両方が難しくなっています。また、信号のタイミングやインタフェースもJEDEC規格に適合しなければなりません。TLA6000シリーズで用意されているDDR2x8、DDR2x16のオプションは、x4、x8、x16データ幅のDDR2デバイスを使用した、DDR2-800までのDDR2組込み設計のためのDDR2テスト・ソリューションです。

以下に示すような、すべてのアドレス、データ、制御信号を視覚化するためのツールで構成されています。

Thumbnail

メモリ・チップ・インターポーザ

Thumbnail

プロトコル・デコード・ソフトウェア

Thumbnail

DDR解析

  • メモリ・チップ・インターポーザ:組込みDDRメモリ・システムに簡単にプロービングできるため、プロービングのためのアクセス・ポイントを設計する必要がありません。このメモリ・チップ・インターポーザとTLA6000シリーズのiCaptureアナログ・マルチプレクサ機能を組み合せることにより、1本のプローブでロジック・アナライザとオシロスコープの両方の機能が利用できるため、時間が節約でき、セットアップの煩雑さから開放されます。
  • プロトコル・デコード・ソフトウェア:すべてのDDR2のトランザクションを表示し、DDR2のイベントでトリガします。
  • サンプル・ポイント解析ソフトウェア:DDR2信号を正確にサンプリングするよう、TLA6000シリーズを正しく設定するためのプロセスを自動的に実行します。
  • プロトコル・バリデーション・ソフトウェア:JEDECで定義されているDDR2プロトコルの違反を検出し、レポートします。

TLA6000シリーズの概要

項目TLA6202型TLA6203型TLA6204型
チャンネル数68102136
高速タイミング125ps(8GHz)、メモリ長:16Kビット
最高タイミング・サンプル・レート(4×/2×/1×)2 GHz / 1 GHz / 500 MHz
最高ステート・クロック・レート(4×/2×/1×)

450MHz/450MHz/235MHz(標準)

625MHz/800MHz/450MHz(Opt. 45)

最高ステート・データ・レート(4×/2×/1×)

900Mbps/470Mbps/235Mbps(標準)

1.25Gbps/900Mbps/450Mbps(Opt. 45)

最大レコード長

2Mビット(標準)

8Mビット(Opt. 1S)

32Mビット(Opt. 2S)

128Mビット(Opt. 3S)

アナログMux(マルチプレクサ)

4つのチャンネル(固定、標準)

選択した任意のチャンネルが4つのBNCから出力(Opt. AM)

プローブ・オプション

P6810型汎用プローブ(Opt. 1P)-

シングルエンド信号、差動信号をサポート

P6434型Mictorコネクタ・プローブ(Opt. 2P)

P6960型D-Maxプローブ(Opt. 3P)

Last Modified:
ダウンロード
ダウンロード

マニュアル、データシート、ソフトウェアなどのダウンロード:

Go to top