Opt. SDLA64、DPOFL-SDLA64

シリアル・データ・リンク解析ビジュアライザ(SDLA Visualizer)

オンラインで読む:

SDLA VisualizerとDPOJETで同時表示したPCI Express 3.0の取り込み信号、コンプライアンス・チャンネル・エンベッド後、CTLEおよびDFEレシーバ・イコライゼーション後の波形観測例

特長
  • 優れた測定回路のディエンベッド環境
    • 反射、クロス・カップリング、およびフィクスチャ、ケーブル、プローブで生ずる損失を除去できるため、回路動作の正確な観測が可能
  • シミュレーション回路エンベッド・ツール
    • ユーザ定義のチャンネル・モデルをエンベッドすることにより、物理的なチャンネルを使用せずにリンク端の信号をシミュレーション可能
  • 柔軟性に優れたレシーバ・イコライゼーション
    • CTLE(Continuous Time Linear Equalizer)、DFE (Decision Feedback)、またはFFE(Feed Forward Equalization)などのレシーバ・イコライゼーション技術を使用し、チャンネル効果の影響によって閉じたアイを広げることが可能
    • IBIS-AMIモデルを使用した特定シリコンのレシーバ・イコライゼーションをモデル化することで、オンチップの動作を観測可能
  • 物理的にプロービングできない場所の信号も観測
    • 適切なプローブ・ポイントがなく、他の方法では反射が生じてしまう信号でも測定可能
  • 高度な解析およびモデリング機能
    • 4ポートのSパラメータ(差動とシングルエンド)、2ポートのSパラメータ、TDT波形、RLCモデル、無損失伝送線路、プローブ、FIRフィルタのカスケード接続など、柔軟性のあるモデリング機能
    • Sパラメータおよびフィルタのスケーリングにより、実際のモデルとの一致率に基づいて損失をモデル化
    • トランスミッタ・イコライゼーション・パラメータの挿入/除去による推定解析で最適なトランスミッタ設定を検証
    • 実際にプロービングできない場合のために、12ヶ所のテスト・ポイントのプローブ・シミュレーションが可能
    • 信号のコモン・モード、差動または個々の入力を観測可能
    • DPOJETジッタ/アイ・ダイアグラム解析ソフトウェア(Opt. DJA)のサポート
    • 周波数ドメインと時間ドメインの広範囲なプロットにより、Sパラメータとテスト・ポイントの伝達関数をすばやく検証可能
    • 当社のDSA8300型サンプリング・オシロスコープ用80SJNB01で使用するフィルタの作成
アプリケーション
  • ケーブル、フィクスチャ、プローブの影響をディエンベッドした半導体検証

  • IBIS-AMIのCTLE、DFE、またはFFEレシーバ・イコライゼーションによるバックプレーンとエンベッド・システムの特性評価

  • 多チャンネルのエミュレーションによるリンク・バジェットと推定解析

  • トランスミッタ・イコライゼーション(ディエンファシス/プリエンファシス)の検証
  • 高速シリアル・バス、DDRのインピーダンス不整合で生ずる反射の除去

  • SATA 6Gbps、USB 3.0、SAS 12Gbps、PCI Express Gen 3、OIF CEI、XFP、IEEE 802.3 Ethernetなどのマルチギガビット規格の特性評価

SDLAデータ・リンク・ビジュアライザの概要

信号速度が高速になり、さらに回路に許されるスペースが狭くなったことにより、次世代マルチギガビットの設計、テストでは数多くの問題が発生しています。 最新の設計技術では、トランスミッタおよびレシーバにイコライゼーション技術を使用することにより、そのような問題に対処しています。 しかし、小型化によって信号へのアクセスがさらに困難になり、理想的なプローブ・ポイントを利用できなくなりつつあります。 そのため、理想的な測定ポイントには存在しないインピーダンスの不連続が原因となり、取り込まれた信号に損失や反射が発生することがあります。

最新技術を使用した設計においては、測定においても最新の測定ソリューションが求められています。 問題は信号を取り込む段階から存在しており、ケーブル、プローブ、フィクスチャを経由して取り込んだ信号は、その波形形状が歪みます。SDLA Visualizerは、トランスミッタ出力とレシーバ入力のインピーダンスを考慮しながら、 測定回路(ケーブル、プローブ、フィクスチャ)による影響(反射、インサーション・ロス、クロス・カップリング)をディエンベッドします。 これらの影響をディエンベッドすることにより測定の確度が向上し、テスト合否において差がでます。

測定回路をディエンベッドした後は、シミュレーション回路をエンベッドして推定シナリオを実行します たとえば、トランスミッタの特性評価のためのシンプルで理想的な50Ωレシーバ負荷、バックプレーンのシミュレーション・チャンネル、といったシナリオが考えられます。

多くの場合、シミュレーション回路のエンベッド後では、チャンネル損失の影響は閉じたアイとなって現れます。 多くの解析アプリケーションでは、リファレンス・レシーバのイコライザが提供されていますが、シリコンの実際の動作がアルゴリズムと一致しない場合が多いため、このアプローチには限界があります。 IBIS-AMI(I/O Buffer Information Specification Algorithmic Modeling Interface)はこのニーズに応えており、半導体ベンダはIPを開示することなく実際のレシーバの実装をモデリングできます。 SDLA Visualizerのイコライゼーション機能は、IBIS-AMIモデル、CTLE、FFEまたはDFEイコライゼーションを適用することにより、レシーバのイコライゼーションをシミュレートします。

測定信号をハイ・インピーダンス・プローブでプロービングしなければならない場合に、プローブ・ポイントの位置によっては、テスト・ポイントには存在しないインピーダンスの不連続性による反射を取り込んでしまう状況が考えられます。 このような反射があると、被測定システムの測定が難しくなったり、場合によっては測定できないこともあります。 そのため、反射を除去しながらプローブをシミュレーションする方法が必要です。 SDLAを使用すると、被測定システムと測定回路をモデリングすることにより、プローブによって生ずる反射と負荷を除去します。 これは、システムのSパラメータを使用するか、またはRLCと伝送線路のモデルを使用することによって実現しています。

もう一つの問題は、トランスミッタの信号形状です。 この場合、信号はもはや単純なNRZ方形波のパターンではありません。 トランスミッタのイコライゼーション機能(トランスミッタ波形のプリエンファシスまたはディエンファシス)によって、伝送媒体の高周波損失が軽減されているためです。 そのため、このトランスミッタのイコライゼーション機能でトランスミッタ信号を検証する必要があります。SDLAソフトウェアの使用により、完全なトランスミッタ・イコライゼーションの挿入または削除が可能になります。

測定回路のディエンベッド

SDLAは、被測定システムの特性を考慮しながら、測定回路が原因で生ずるインサーション・ロス、反射、クロス・カップリングの影響を除去することができます。 トランスミッタのインピーダンスは、公称インピーダンス、2つの1ポートまたは1つの2ポートのSパラメータのいずれかでモデリングされます。 SDLAのディエンベッド・ブロックでは、フィクスチャ、ケーブル、オシロスコープなどの測定回路を記述した最大8つのブロック要素を定義できます。

各ブロックは、次のいずれかで定義できます。

  • 4ポートSパラメータ
  • 2つの2ポートSパラメータ
  • 伝達関数
  • FIRフィルタ
  • TDT波形
  • RLCモデル
  • 無損失伝送線路モデル(Tライン・モデル)
  • ハイ・インピーダンス・プローブ

ディエンベッド・ブロック内には2つのテスト・ポイントがあり、測定回路の負荷を含めた信号を観測しながら、カスケード接続されたネットワーク内を観測できます。

ハイ・インピーダンスのプローブを使用してトランスミッタ、レシーバ、オシロスコープとプローブの相互作用を正確に再現するためには、3ポートのプローブ・モデルが必要になります。 SDLAでは、数多くのP76xxシリーズ、P75xxシリーズ、P73xxシリーズ・プローブに対応した3ポートのプローブ・モデル、DPO/DSA/MSO70000シリーズ・オシロスコープの入力インピーダンス・モデルを提供しています。

Thumbnail

ハイ・インピーダンス・プローブのディエンベッドを有効にしたSDLAのディエンベッド・ブロック

SDLA Visualizerは、DDRで使用されるインターポーザの影響もディエンベッドできます。 3ポートおよび6ポートのSパラメータ・ファイルを使用することにより、インターポーザおよびプローブ(シングルエンド信号と差動信号の両方)の影響を除去できます。 このモデルでは、RFスイッチなど、プローブが使用される場合のその他の測定回路の要素の影響も除去できます。

周波数帯域の設定

ディエンベッドでは、高い周波数帯域でのS/N比(信号対ノイズ比)に注意を払うことが重要です。 SDLAでは、ディエンベッド・フィルタの周波数帯域が自動的に決定されますが、フィルタを微調整しなければならない場合もあります。 ソリューションによっては、簡単な帯域制限の機能しか提供されていない場合もありますが、それでは不十分な場合もあります。 そのため、SDLA Visualizerでは、ストップバンドを周波数およびdBで調整することにより、フィルタのロールオフを制御する機能が提供されています。 下図の例は、SDLAの微調整機能を使用した例を示しており、ディエンベッドを適用しただけで、マスク・ヒットがなくなっていることがわかります。


Thumbnail

周波数帯域の微調整なしのPCI Express 5Gbpsのマスク・ヒット違反例


Thumbnail

フィルタのストップバンドを微調整することで、マスク・ヒットはなくなった


Thumbnail

SDLAによる周波数帯域とストップバンドの設定


上記のアイ・ダイアグラムは、デフォルトのストップバンドの設定と微調整後の結果を対比したものです。 信号のプリシュートが抑えられているため、上部のマスク違反が解消されていることがわかります。

シミュレーション回路のエンベッド

測定回路の影響を除去したならば、測定回路の影響なしに信号を観測するためのシミュレーション回路を定義します。 SDLAでは、公称のインピーダンス、2つの1ポートまたは1つの2ポートSパラメータ・モデルを定義することで、簡単にトランスミッタ出力が定義できます。 次に、エンベッド・ブロックは単純な負荷、または伝送線路やコネクタなど、直接接続されたカスケード要素として設定できます。 ディエンベッド・ブロック同様、エンベッド・ブロックは最大8つのカスケード接続されたブロック要素を定義できます。

各ブロックは、次のいずれかで定義できます。

  • 4ポートSパラメータ
  • 2つの2ポートSパラメータ
  • TDT波形
  • FIRフィルタ
  • RLCモデル
  • 無損失伝送線路モデル(Tライン・モデル)
  • ハイ・インピーダンス・プローブ

さらに、SDLA Visualizerは、トランスミッタのイコライゼーションを追加または削除できます。 SDLAは、プリエンファシス、ディエンファシス、3タップのFFEに対応しており、ユーザ定義のFIRフィルタを読み込むこともできます。

イコライゼーションの適用

シミュレーションした回路を使用したり、リンク遠端の信号を取り込む場合は、測定前にレシーバにイコライゼーションを適用して、アイを開いておく必要があります。 多くの場合、レシーバ回路に直接アクセスすることは困難なため、動作検証、クロック・リカバリやイコライゼーションの影響をモニタすることは簡単ではありません。 SDLA Visualizerには、IBIS-AMIサポート、CTLE、DFE、FFEなど、豊富なRXイコライゼーション機能が用意されています。 内蔵のIBIS-AMIサポート機能を使用すると、特定のシリコンのイコライゼーション・アルゴリズムを使用できるため、実際のレシーバでの波形とシミュレーション波形の詳細な相関をとることができます。 IBIS-AMIモデルを利用できない場合は、SDLA Visualizer を使用して、CTLE、DFE、FFEを実行できます。

Thumbnail

SDLA VisualizerのIBIS-AMIレシーバ・イコライザ設定

優れたリンク観測機能

SDLAは、ディエンベッド、エンベッドのパスに、4つの移動可能なテスト・ポイントを含む12のテスト・ポイントを備えており、システム内の任意のポイントにおける信号プロービングをきわめて柔軟にシミュレーションできます。 ディエンベッド・パスのテスト・ポイントでは、測定回路に含まれるすべての負荷を観測できるため、ケーブルやプローブによる負荷の影響が反映された信号を観測できます。 シミュレーション回路の任意のテスト・ポイントを観測することで、測定回路による影響のない信号が観測できます。 テスト・ポイントの計算では、SDLAによって自動的に遅延が除去されるため、エンベッドまたはディエンベッドの波形は時間の相関がとれます。 または、上図のTest Pointメニューの"Keep Delay"のオプションを選択することにより、遅延を観測することもできます。

SDLAのDual Inputモードでは、信号の各入力はネットワークにおいて別々に処理されます。 Dual Inputモードでは、信号のコモン・モード、差動、またはそれぞれの入力は同時に観測できます。 システム全体のすべてのSパラメータの項を使用して、反射、伝送線路、クロストークによる影響を考慮しながら、テスト・ポイントの伝達関数を構築します。

1つのテスト・ポイントだけを観測する他のソリューションと異なり、SDLA Visualizerは、最大4ヶ所のテスト・ポイント、さらにDFE後のデータ、クロックの波形も観測できます。 DPOJETと組み合せて使用することで、複数のテスト・ポイントにおけるジッタとタイミングのパラメータを同時に測定できるため、データの迅速な比較と検証が可能になります。


Thumbnail

SDLA Visualizerのテスト・ポイント・メニュー。1つのテスト・ポイントごとに入力、差動/コモン・モードの観測の設定が可能


測定とジッタ解析

SDLAで処理された信号は、複数UIの測定、ジッタRJ/DJ分離、ジッタ・バスタブ解析などの検証が必要になる場合があります。 そのような作業には、DPOJET(Opt. DJA)が最適です。 SDLAとDPOJETを組み合わせることで、ジッタを解析し、イコライズした波形のアイ・ダイアグラムを作成するなど、さまざまな観測、測定が連動して行えます。 SDLAの解析機能を使用することにより、利用可能なすべてのテスト・ポイントにおいてアイ・ダイアグラムの作成とTIE測定が行われるように、DPROJETが自動的に設定されます。


Thumbnail

DPROJET構成画面の適用および解析メニュー


システム要素のプロット

多くの場合、Touchstoneファイルで提供されるSパラメータによるチャンネル、フィクスチャまたはケーブルの情報、あるいはシステムの情報だけでは十分ではありません。 例えば、メーカから提供されるTouchstoneファイルに、ポートに適切なマップ情報が表記されていないかもしれません。 ポート割り当ての問題を解決するときや、または通常の使用においても、ネットワーク応答を観測するために、SDLAではディエンベッド、エンベッド・パスの各ブロックをプロットできます。 16のSパラメータ要素のすべてについて、時間ドメインと周波数ドメインの両方をプロットできます。 16のSパラメータのプロットをオーバーレイすることにより、たとえば s21とs12を比較して等価性を検証するなど、要素間の相関性をすばやく把握できます。

プロットの種類

  • 振幅対周波数
  • 位相対周波数
  • 周波数の関数として表されるインピーダンス
  • スミス・チャート
  • ステップ応答
  • インパルス応答

ディエンベッド、エンベッドの各ブロックについて、テスト・ポイントごとに振幅、インパルス応答、ステップ応答、位相をプロットできます。


Thumbnail

スミス・チャートによる、エンベッド、ディエンベッドの各ブロックのインピーダンスとしてプロットされる反射係数の解析例



Thumbnail

すべてのSパラメータのプロット


SDLA Visualizerの具体的な使用例

ケーブルのディエンベッド

多くの次世代シリアル規格では、被測定デバイスへのアクセスに使用されるケーブルとフィクスチャのディエンベッドが必要になります。 SDLA Visualizerは、ディエンベッドのブロックを使用したモデリングによって、ケーブルとフィクスチャの影響を容易に除去します。 差動システムでは、被測定デバイスへの接続に2本のケーブルが使用されます。 多くの場合、ケーブルの両サイドは2ポートのSパラメータ・ファイルとしてモデル化されます。 SDLA Visualizerでは、ケーブルの両サイドを個別に2ポートSパラメータとして簡単に指定できます。 SDLAのDual Inputモードを使用すれば、SDLA内の各テスト・ポイントを信号のコモン・モード、差動、または個々の入力として表せるようになるため、さまざまな方法でテスト・ポイントを観測できます。 信号の入力を個別に処理、観測できるため、各入力の差をすばやく観測、解析できます。


Thumbnail

SDLA VisualizerのDual Inputモード。ロー波形の各入力とディエンベッドで反射を除去した波形の例


仮想プロービング

被測定デバイスのサイズが小さくなると、目的のテスト・ポイントにプロービングするのがさらに困難になります。 このため、プローブ・ポイントでは、理想的なテスト・ポイントにはないような反射が発生することがあります。 このような反射があると信号の測定が困難になり、測定できない場合もあります。 SDLA Visualizerを使用することにより、このような反射を除去し、最適な状態のテスト・ポイントでシミュレーションできます。 ここで示す例では、SDLA Visualizerを使用し、レシーバのインピーダンス、プローブ・ポイントとレシーバ間の伝送線路の遅延を推定し、レシーバのパッケージ・モデルを指定することでDDR信号の反射を除去します。 反射が除去できたら、DDRメモリ・バスとDDR解析ソフトウェア(DDRA)を使用して、信号を測定することができます。

チャンネルのシミュレーション

シリアル・データ・リンクの検証では、測定される波形と複雑な振る舞いをするインターコネクト・チャンネルとの相互関係が重要になります。 トランスミッタ出力がアイ・ダイアグラム・マスクに適合していれば、損失が想定の範囲内である限りすべてのチャンネルで設計どおり動作する、と仮定することはできなくなりました。 そのため、最新のリンク・テスト方法では、適切なトランスミッタ波形が取り込まれた後に、さらに問題のあるチャンネルを見落としていないかを検証する必要があります。

この場合、実際の物理チャンネルを使用してテストを行う方法が考えられます。 つまり、テストするトランスミッタを、一度に1チャンネルずつ、基準となるテスト・チャンネルに接続する方法です。 しかし、この方法でもエラーが起こりがちです。 物理デバイスは規格で定義された理想値と厳密に一致しているとは限らず、仮想チャンネルを安定したものにできるかどうかは、使用する物理チャンネルによって異なるためです。 つまり、テストに最適な物理チャンネルを常に利用できるとは限りません。そのため、SパラメータTouchstoneファイルなど、ネットワーク記述ファイルに基づいた仮想チャンネルを使用します。 その場合、トランスミッタ信号を取り込むだけで、被測定トランスミッタの測定を行えます。 この方式では、チャンネル・モデルごとに別の物理的な接続をすることなく、各チャンネルをソフトウェアにエンベッドできます。

SDLA Visualizerは、エンベッド・ブロックを使用することにより、チャンネル・シミュレーションをサポートし、シミュレーション回路をモデル化します。 信号パスから測定回路が除去されると、チャンネル・モデルはただちにSDLAに送られ、推定シナリオが評価されます。 シミュレーションされたチャンネルでアイが閉じる場合には、SDLA Visualizerのレシーバ・イコライゼーションを使用してアイを開きます。


Thumbnail

反射とともに取り込んだDDR信号と、SDLA Visualizerによって反射を除去した例


Thumbnail

SDLA Visualizerによるプローブ・ディエンベッドと、すべてのブロック要素オプション

レシーバのイコライゼーション

トランスミッタのイコライゼーションはインターコネクトによる損失と分散を補償する解決策の一つですが、もう1つの解決策としては、レシーバでのイコライゼーションがあります。 最新のNRZシステムでは、レシーバ・イコライゼーションは、CTLE(Continuous Time Linear Equalization)、FFE(Feed Forward Equalization、またはLFE(Linear Feedback Equalization)とも呼ばれます)、またはDFE(Decision Feedback Equalization)に分類されます。 イコライザを装備したレシーバでは、アイ・ダイアグラムが閉じていても信号をデコードできます。 それには、以下のような方法を使用します。

SDLAのイコライゼーション・ツールでは、イコライザのタップ数を指定することで、完全に閉じているアイでも開くことができます。または、ボタンを押すだけで、最適なイコライゼーション・タップ数が自動的に決定されます。 再計算が高速で、使いやすいため、タップの数や重み付けや、プリエンファシスやディエンファシスの程度などのシステム・パラメータを簡単に変更できます。そのため、推定シナリオの最適な設計や開発が可能になり、さまざまな条件に対するシミュレーションの精度が向上します。

たとえば、PCI Express 3.0の場合には、CTLEと1タップDFEを最適化するために、固有のイコライゼーションを設定する必要があります。 SDLA Visualizerは、最適なCTLE設定とDFEのタップ値を検出する機能をサポートしており、信号のアイを最大化し、PCI Express 3.0の仕様に準拠することができます。 中間結果をすべて確認できるため、結果と期待値と比較しながら検証できます。

多くの場合、特定のシリコンのイコライゼーション・モデルの動作を観測することが求められます。 シリコンには専用の技術が実装されているため、シリコンの動作をモデル化する必要があります。 SDLA Visualizerでは、多くのベンダによって提供されているIBIS-AMIモデルを直接使用することができるため、より忠実度の高い信号の再現が可能です。 IBIS-AMIモデルを使用する場合には、過去の適応記録の履歴をすべて利用することができます。 そのため、最終結果および適応記録とシミュレーション結果を比較しながら検証できます。

ネットワーク測定ツール

ネットワークのSパラメータが必要な場合には、VNAまたはTDRベースのSパラメータ測定システムのデータをSDLAに渡すことができます。 Sパラメータ・データの周波数間隔は均等であることが望ましいですが、SDLAでは、間隔が均等ではないSパラメータを変換するユーティリティも提供されています。 ユーティリティは周波数ドメインと時間ドメインの両方のプロットに対応しており、元のSパラメータがどのように変換されたかを検証することができます。 高品質なネットワーク測定には、当社のTDRハードウェアとIConnect®ソフトウェアのご使用をお勧めします。 当社のTDRとIConnectを使用すると、他の測定方法では困難なTouchstoneマトリクスのDC値を持つことができます。 SDLAでは、VNAデータやフィールド・ソルバによる計算など、他の測定方法を基にしたネットワーク記述も使用できます。 その場合には、SDLAがデータからDC測定値を推定します。

関連情報

当社では数多くの技術資料、製品資料をご用意しています。 MSO/DSA/DPO70000シリーズ・オシロスコープ、プローブとソフトウェアのアプリケーション・ノート、TDR/ TDTおよびIConnectネットワーク測定ソフトウェア、サンプリング・オシロスコープ用80SJNB SDLAパッケージに関する資料などをご利用になれます。

仕様

トランスミッタのインピーダンス

公称値、2つの1ポート、または2ポートのTouchstone Sパラメータ・マトリクス、選択可能なポート割り当て

トランスミッタのイコライゼーション

3タップFFE、UI単位、または最大12000タップのカスタムFIRフィルタ。プリエンファシスまたはディエンファシス、挿入または除去として設定可能

レシーバのインピーダンス

公称値、2つの1ポート、または2ポートのTouchstone Sパラメータ・マトリクス、選択可能なポート割り当て

レシーバのイコライゼーション・タイプ

CTLE:2次IIRフィルタ、または最大12000タップのカスタムFIRフィルタ。 FFE:最大100タップ、プリ/ポストカーソルが設定可能、UIまたはフラクショナル単位。 DFE:最大40タップ。 タップは設定、またはトレーニング可能

レシーバ・イコライゼーション・トレーニング

垂直ノイズ・ターゲット・アルゴリズム。 ランダム・データ対応。歪みの大きなデータのトレーニングには、繰り返しパターンを推奨。 パターン検出とエクスポート/インポート。 設定されていないタップ値からトレーニング、または以前に使用した値、ロードされた値から適用

PCI Expressのレシーバ・イコライゼーション

CTLEと1タップDFE。 最適化により、PCI Express 3.0 Base Specificationに記述された手法を使用して、アイ開口を最大にするCTLE設定およびDEFタップ値を自動的に選択

IBIS-AMIレシーバのイコライゼーション

IBIS-AMIモデルをサポートするには、32ビットまたは64ビットWindowsの.dllとテキスト・フォーマットで指定されたAMIファイル(UIごとに8または16のサンプルを受けられることが必要)を指定する必要があります。 アグレッサとチャンネル・インパルスは、SDLAのディエンベッド/エンベッド・ブロックで処理されます。 特定のAMIモデルのサポートについては、当社担当営業または半導体ベンダにお問い合わせください。

ディエンベッド・パス

1ポート、2ポート、または4ポートのTouchstone Sパラメータ・マトリクスで構成された8つのブロック、選択可能なポート割り当て、シングルエンドまたは差動、最大12000タップのカスタムFIRフィルタ、RLCモデル、または無損失伝送線路

エンベッド・パス

1ポート、2ポート、または4ポートのTouchstone Sパラメータ・マトリクスで構成された8つのブロック、選択可能なポート割り当て、シングルエンドまたは差動、最大12000タップのカスタムFIRフィルタ、RLCモデル、または無損失伝送線路

波形レコード長

30Mポイント(代表値)、波形の数が多い場合や同時測定数が多い場合には減少。 DFE波形は10Mポイントに制限

クロック・リカバリ

1次または2次のPLL。 可変ループ帯域、2次のPLLのダンピング・ファクタとクロック遅延

プログラム・インタフェース

GPIB。 ユーザ・インタフェースでコマンドのサブセットを利用可能

Touchstone Sパラメータ・マトリックスのフォーマット
リニアまたは一定の周波数増加、間隔が均等でないSパラメータにはリサンプリング機能を使用可能

ご発注の際は以下の型名をご使用ください。

MSO/DSA/DPO70000シリーズを新規にご購入いただく場合は、 以下のオプションでプリインストールされます。

シリアル・データ・リンク・ビジュアライザを使用するには、Windows 7(64ビット)に対応したオシロスコープが必要です。

型名Opt.概要
MSO/DPO70000シリーズSDLA64シリアル・データ・リンク・ビジュアライザ
ご使用中のMSO/DSA/DPO70000シリーズ・オシロスコープでご使用になる場合は、以下の型名をご指定ください。

シリアル・データ・リンク・ビジュアライザを使用するには、Windows 7(64ビット)に対応したオシロスコープが必要です。

型名Opt.概要
DPO-UPSDLA64シリアル・データ・リンク・ビジュアライザ・アップグレード
DPOFL SDLA64--シリアル・データ・リンク・ビジュアライザ・フローティング・ライセンス
DPOFT SDLA64--シリアル・データ・リンク・ビジュアライザ試用ライセンス

注:SDLAソフトウェアはオシロスコープの内蔵ハード・ディスク・ドライブにインストールされます。ソフトウェアは当社ウェブ・サイト(www.tektronix.com)からダウンロードでき、キーコードによって実行可能になります。

推奨アクセサリ
DJA
DPOJETジッタ/アイ・ダイアグラム解析ソフトウェア
Last Modified:
ダウンロード
ダウンロード

マニュアル、データシート、ソフトウェアなどのダウンロード:

Go to top