DDRA、DDR-LP4データ・シート

メモリ・インタフェースの電気検証とデバッグ

価格

-

詳細情報:

オンラインで読む:

DDRA(DDR Analysis)アプリケーションは、当社の高性能デジタル・オシロスコープ(DPO7000CシリーズまたはDPO/MSO70000C/DX/SXシリーズ)で使用できる、規格固有のソリューション・ツールです。DDRA/DDR-LP4アプリケーションにはコンプライアンス測定が含まれており、生産性、効率、測定の信頼性を大幅に向上します。

主な特長
  • テスト範囲:DDRAおよびDDR-LP4メモリ検証テスト・ソリューションは、最も包括的なDDRソリューションであり、DDR4、LPDDR4など、複数のメモリ規格をサポート。カスタム・データ・レートを設定できるため、カスタム・リミットをプログラミングすることで、JEDEC仕様外のテスト/検証も可能
  • 自動コンフィグレーション・ウィザード:テスト・コンフィグレーションを簡単に設定して、電気検証を実行
  • リード/ライト・バーストの自動分離機能:当社独自の拡張イベント・サーチ/マーク(ASM)機能により、メモリ・リード/ライト・バーストを自動的に分離できる。ASMは、DQとDQSの位相関係に基づいて、メモリのリードおよびライトを自動的にマークする。この機能により、ユーザは長いレコード長に対しても、JEDEC測定を実行できる。DDRAでは、他にもコマンド信号や、プリアンブル・パターン・マッチング(LPDDR4/4X)といったバースト分離の手法も使用可能
  • マルチランクのメモリ・テスト:DDRA/DDR-LP4に統合されたビジュアル・トリガにより、問題とするイベントのビジュアル・トリガ定義をすばやく設定し、DDRA/DDR-LP4で実行する測定をゲーティング可能
  • ディエンベッド:DDRA/DDR-LP4から、すばやくディエンベッド・フィルタを選択/適用し、インターポーザとプローブの影響をディエンベッドし、信号を正確に表示可能
  • 柔軟なテスト・ソリューション:メモリ規格とスピード・グレードを選択して、目的を絞った解析が可能
  • サイクル・タイプの識別:取込んだすべてのリード/ライト・サイクルを移動しながらタイムスタンプを付加
  • テスト時間:1回のアクイジションで、複数のエッジ、複数のリード/ライト・バーストに対して、複数のJEDEC測定が可能。統計解析も1回のアクイジションで実行可能
  • 統計解析:DDRAアプリケーションにより、長いレコードの取込み、リード/ライト・バーストの自動識別、レコード長全体に対する複数の測定の実行、および統計解析の実行が可能
  • デバッグ:DDRAアプリケーションに内蔵されたDPOJETジッタ/アイ・ダイアグラム解析ツールにより、クリックするだけで、コンプライアンス・テストとDPOJETデバッグ・ツールの切り替えが可能。デバッグ環境では、DDRAと同じセットアップ、波形、測定ライブラリが使用される。ユーザは、さまざまなパラメータとプロットを設定することで、根本原因の解析が可能
  • デバッグ・ワードの拡大:DDRAコンプライアンス・ソフトウェアでは、現在のアクイジションでエラーのある波形に容易に移動できる。テストを実行しながら、波形の問題箇所を観察できるため、波形の保存も不要
  • レポート機能:パス/フェイル結果を含む包括的なレポートの自動生成(すべての測定値がカーソルとともに表示されたスクリーン・ショット付き)
  • アドレス/コマンド・バスの取込み:MSO5000/MSO70000シリーズ・ミックスド・シグナル・オシロスコープのデジタル・チャンネルを使用して、各種DDRバス・サイクルのタイミングを設定可能
  • プログラム可能なインタフェース:メモリ・テスト用リモート・クライアントの開発が可能
  • シグナル・アクセス:メモリのBGAコンポーネントのプロービングは、設計者にとって最も困難な作業の一つである。テクトロニクスは、さまざまなメモリ規格に対応したインターポーザを提供しており、クラス最高のプローブと組み合わせて使用することで、シグナル・インテグリティの高度な要件にも対応できる。当社のソリューション・パートナであるNexus Technology社により、エッジ・インターポーザ(Nexus社特許技術)、ソケット・インターポーザ(Nexus社特許技術)、直接接続用インターポーザ、さらにライザ付きインターポーザなどが提供されており、メモリ検証におけるプロービングの要件にも対応可能
アプリケーション

テクトロニクスは、サーバ、コンピュータ、グラフィック・システムや、モバイル、組込みシステム用のDDRシリコンの設計や、DDRメモリ・コンプライアンス・テスト仕様に対する物理レイヤの適合性の検証に携わるエンジニアのための、総合的なソリューションを提供しています。

テクトロニクスのOpt. DDRA(DDR1/2/3/4、GDDR3/5、およびLPDDR2/3)とLP4(LPDDR4)には、以下のコンプライアンス/デバッグ・ソリューションが含まれます。

  • DRAMコンポーネント
  • データ・バッファ/RCDコンポーネント
  • システム基板
  • 組込みシステム
  • 車載用メモリの検証
  • グラフィック・カード用メモリの検証

当社のOpt. DDRAおよびLP4アプリケーションには、DDRコンプライアンス・アプリケーションやDDRコンプライアンス・テスト自動化ソリューションのほか、当社のDPOJETベースのDDRジッタ/アイ・ダイアグラム解析ツールも含まれており、1つのソフトウェア・パッケージでさまざまなデバッグに対応できます。

当社のOpt. DDRAおよびLP4アプリケーションは、次世代のメモリ規格に対応するよう設計された当社DPO/MSO70000シリーズ・オシロスコープと互換性があります。これらのオシロスコープは、業界トップクラスの垂直軸ノイズ性能と高い有効ビット数(ENOB)、クラス最高のフラットな周波数応答を備えています。

DDRAコンプライアンス・テスト

DDRトランスミッタ・コンプライアンス・テストに最適なOpt. DDRAと、LP4自動化ソフトウェア・オプションにより、テストの複雑さが軽減されます。独自の最新機能を備えており、DDRシステム/デバイスのコンプライアンス・テストの時間を大幅に短縮できます。

DDRAコンフィグレーション・ウィザードは、逐次ステップ型の使いやすいユーザ・インタフェースにより、テスト・プロセスをスピードアップさせます。目的のメモリ・テクノロジ、スピード・グレード、測定グループ(リード、ライト、クロック、アドレス/コマンド信号)を選択できるだけでなく、グループ内の測定項目も個別に選択できるため、さまざまな手法でバースト検出が行えます。

DDRA-and-DDR-LP4-Memory-Interface-Electrical-Verification-and-Debug-Datasheet

DDRA-and-DDR-LP4-Memory-Interface-Electrical-Verification-and-Debug-Datasheet

コンフィグレーション・ウィザード

ディエンベッド・フィルタ

DDRA/DDR-LP4規格に対応した適切なディエンベッド・フィルタを適用し、インターポーザとプローブの影響をディエンベッドします。DDRA/DDR-LP4には、カスタム・フィルタを適用するオプションもあります。

DDRA-and-DDR-LP4-Memory-Interface-Electrical-Verification-and-Debug-Datasheet

ディエンベッド・フィルタ

包括的な測定項目

DPOJETの汎用ジッタ/タイミング、および信号品質測定の豊富なツール・セットに加え、Opt. DDRAを使用すると、各種メモリ規格用のJEDEC固有の数多くの測定項目を追加することができます。DDRAアプリケーションでは、電気測定、タイミング・測定、アイ・ダイアグラム測定など、JEDEC規格に準拠したさまざまな測定が行えます。

メモリ・タイプ JEDEC規格
DDR JESD79E
DDR2 JESD79-2F
DDR3 JESD79- 3F
DDR3L JESD79-3-1 
DDR4 JESD79-4A
LPDDR JESD209B
LPDDR2 JESD209-2E
LPDDR3 JESD209-3B
LPDDR4/LPDDR4X JESD209-4 
GDDR5 JESD212

リード/ライト・バーストの自動検出

DDRA/DDR-LP4では、測定に使用するバースト・サイクルの検出にいくつかの方法があります。

  • データとストローブの位相差に基づきリード/ライト・サイクルを識別する内蔵アルゴリズム。特定のランクに絞るためのチップ・セレクトを追加
  • MSOのデジタル・チャンネル・ベースのコマンド識別によるリード/ライトの検出
  • 画面上の測定領域を指定し、ゲーティングするためのビジュアル・トリガ・エリアの定義

DDRA-and-DDR-LP4-Memory-Interface-Electrical-Verification-and-Debug-Datasheet

バースト検出

DDRA-and-DDR-LP4-Memory-Interface-Electrical-Verification-and-Debug-Datasheet

長いレコードを対象としたリード/ライト・バーストの自動検出

DDRA-and-DDR-LP4-Memory-Interface-Electrical-Verification-and-Debug-Datasheet

ビジュアル・トリガ

DDRA-and-DDR-LP4-Memory-Interface-Electrical-Verification-and-Debug-Datasheet

MSOチャンネルを使用したリード/ライト・バーストの検出

DDRA-and-DDR-LP4-Memory-Interface-Electrical-Verification-and-Debug-Datasheet

プリアンプルのマッチングを使用したリード/ライト・バーストの検出

結果と波形付きのレポート

選択されたメモリの仕様とスピード・グレードに基づいて、測定の構成とJEDECのパス/フェイル・リミット値が自動的に設定されます。結果レポートには、DDR測定の統計データ、測定プロット、波形のスクリーン・ショット(カーソル付き)などが記録されます。

レポート内のハイパーリンクにより、各セクションを移動できます。


DDRA-and-DDR-LP4-Memory-Interface-Electrical-Verification-and-Debug-Datasheet

DDRA/DDR-LP4のレポート


DDRA-and-DDR-LP4-Memory-Interface-Electrical-Verification-and-Debug-Datasheet

測定結果


DDRA-and-DDR-LP4-Memory-Interface-Electrical-Verification-and-Debug-Datasheet

統計解析

当社のDDRAソリューションは、長いレコードを取り込み、選択した測定に基づいて、リード・バーストとライト・バーストを自動的に分離し、複数のリードまたはライト・バーストに対して測定を実行できます。母集団の数をプログラミングして、Runを複数回実行するか、または連続実行をおこなうことで、統計解析を実行できます。リミット・エラーで停止させれば、デバッグも行えます。


DDRA-and-DDR-LP4-Memory-Interface-Electrical-Verification-and-Debug-Datasheet

検証とデバッグ

DDRA/DDR-LP4により、各種メモリ規格用の包括的なJEDECの測定セットが得られます。さらに、既存の測定を再構成したり、新たなユーザ指定のテスト・リミットを使用してJEDEC規格に定義されていない新規測定を行えるDPOJET拡張ジッタ/タイミング解析エンジンを使用することもできます。また、DPOJETではロギング、フィルタ、ヒストグラム、タイム・トレンドといった機能も使用できます。さらに、デバッグ・モードとコンプライアンス・モードの切り替えも行えます。


DDRA-and-DDR-LP4-Memory-Interface-Electrical-Verification-and-Debug-Datasheet

DPOJETのメモリ・インタフェース解析

DDRAアプリケーションでは、最小値が測定された箇所の波形にすばやく移動できるため、最小値のデバッグも簡単に行えます。


DDRA-and-DDR-LP4-Memory-Interface-Electrical-Verification-and-Debug-Datasheet

オシロスコープのトリガと波形の識別

テクトロニクスのPinpoint®トリガは、業界トップクラスの包括的な高性能トリガ・システムです。Pinpointトリガ・システムには、スレッショルド、タイミング関連のトリガ、AおよびBデュアル・イベント・トリガ、ステート、ウィンドウ・トリガ、およびリセット・トリガが含まれます。

MSO/DPO5000シリーズ、DPO7000シリーズ、およびMSO/DPO70000シリーズ・オシロスコープの拡張イベント・サーチ/マーク機能は、波形からユニークなイベントを検出します。取込んだ波形データから特定のイベントを検出し、それぞれにマークを付けます。

サーチ/マーク機能とPinpointトリガ・システムは、両方とも信号の識別に使用できる点で相互に関連しています。サーチ/マーク機能には、Pinpointトリガ・システムの信号波形判別機能が含まれており、さらにライブ・チャンネル、保存データ、そして演算波形にも使用できます。

DDRA-and-DDR-LP4-Memory-Interface-Electrical-Verification-and-Debug-Datasheet


Pinpointトリガ

ビジュアル・トリガでは、取込んだ全アナログ波形をスキャンし、それらをディスプレイ上で波形の形状と比較して、目的の波形イベントをすばやく簡単に識別できます。グラフィカルな定義と一致しない取込み波形を破棄することにより、ビジュアル・トリガは従来のハードウェアのトリガ・システムでは得られない、優れたトリガ機能をもたらします。


DDRA-and-DDR-LP4-Memory-Interface-Electrical-Verification-and-Debug-Datasheet


ビジュアル・トリガによるグラフィカルなトリガ

オシロスコープのこれらの機能はデバッグ中に大いに役立ちますが、DDRA/DDR-LP4でも解析で活用されています。

高性能MSO(ミックスド・シグナル・オシロスコープ)の使用による追加機能

ミックスド・シグナル・オシロスコープを使用すると、DDRバスの数多くの信号にプロービングでき、特定のバス・イベントにトリガして観測できます。当社のMSO5000シリーズやMSO70000シリーズを使用して、RAS、CAS、WE、CE、CSなどのコマンドやアドレス信号のロジック・ステートを、最大16のデジタル・チャンネルで観測できます。

MSO70000シリーズでは、iCapture®マルチプレクス機能により、任意のデジタル入力信号を、オシロスコープの4つのアナログ・チャンネルの任意のチャンネルに内部で割り当てることができ、これらの16チャンネル入力のシグナル・インテグリティも解析できます。また、MSOシリーズとDDRA/DDR-LP4ソフトウェアのバス・デコード機能を使用して、コマンド・バス・サイクルに関わる測定タイミングを解析することもできます。

DDRA-and-DDR-LP4-Memory-Interface-Electrical-Verification-and-Debug-Datasheet


MSO70000シリーズ・オシロスコープのプロービング・コマンド信号

プローブ

メモリ・バスの解析を行うには、信号への接続が非常に重要になります。JEDEC規格では、メモリ・デバイスのBGAボールにおいて、信号をプロービングする必要があります。

テクトロニクスでは、Nexus Technology社と協同し、さまざまなサイズのメモリ・デバイスに対応するBGAインターポーザなどのプロービング・オプションを用意しています。インターポーザには、BGAパッドのすぐ近くにチップ抵抗が内蔵されています。

インターポーザとオシロスコープ・プローブの使用により、信号特性が変化する可能性があります。ディエンベッド・フィルタを適用すると、信号パス内のインターポーザとプローブの影響を取り除いて、プローブ・ポイントにおける正確な信号表示を得ることができます。

テクノロジ パッケージ/フォーム・ファクタ
DDR5 対応予定 1
DDR4 エッジ・プローブ – 78ボール/ 96ボール/144ボール
ソケット – 78ボール/96ボール
MSO用DIMM/SODIMMインタポーザ
DDR3 ソケット – 78ボール/96ボール
エッジ・プローブ – 78ボール/96ボール
ソルダ・ダウン – 78ボール/96ボール
MSO用DIMM/SODIMMインタポーザ
DDR2 ソケット – 60ボール/84ボール
ソルダ・ダウン – 60ボール/84ボール
LPDDR4 / LPDDR4X ソケット – 200ボール/272ボール
エッジ・プローブ – 272ボール/366ボール
LPDDR3 ソケット – 216ボール/211ボール
ソルダ・ダウン – 178ボール/211ボール
LPDDR2 ソケット – 136ボール/168ボール/216ボール/240ボール
LPDDR ソケット – 60ボール
GDDR5 ソケット – 170ボール
ソルダ・ダウン – 170ボール

エッジ・プローブ

DDR3、DDR4、LPDDR2、LPDDR3、LPDDR4、FlashおよびNAND製品では、Nexus Technologyの特許技術である、EdgeProbe™を使用できます。この技術により、コマンド/アドレス/リード/ライト・データのアナログ波形を取り込めます。Nexus Technologyの特許申請中のEdgeProbe技術では、メモリ・コンポーネントのサイズに合わせて、インターポーザが設計されているため、メカニカル・クリアランスの問題が解消されます。インターポーザ内部に抵抗が組み込まれており、オシロスコープのプローブ・チップ抵抗とBGAパッドの導電距離が短いため、オシロスコープのプローブであらゆる部分の信号を測定できます。


DDRA-and-DDR-LP4-Memory-Interface-Electrical-Verification-and-Debug-Datasheet


DDRA-and-DDR-LP4-Memory-Interface-Electrical-Verification-and-Debug-Datasheet


DDR4エッジ・プローブ・コンポーネント・インターポーザ(米国硬貨との寸法比較)


DDRA-and-DDR-LP4-Memory-Interface-Electrical-Verification-and-Debug-Datasheet


P7500シリーズTrimode™プローブ・システムとアクセサリ


DDRA-and-DDR-LP4-Memory-Interface-Electrical-Verification-and-Debug-Datasheet

パッケージ・インターポーザ上のLPDDR2コンポーネント・パッケージ

1詳細については、お問い合わせください。

ロジックのデバッグとプロトコル解析

完全なプロトコル解析、またはメモリ・バス全体のプロービングが必要な場合には、ロジック・アナライザが使用できます。当社のオシロスコープとTLA7000シリーズ・ロジック・アナライザをリンクし、iCaptureツールを使用して、統合テスト・セットアップを構成することもできます。

これによりダブル・プロービングをせずに、ロジック・アナライザでプローブした任意の信号をアナログ信号として取込むことができます。さらに、iView®ディスプレイにより、オシロスコープのデータをロジック・アナライザに送ることができるため、オシロスコープとロジック・アナライザのデータを1つの画面上で表示でき、時間相関をとりながら解析することができます。各種プロービング・ソリューションが用意されており、種々のフォーム・ファクタに対応することができます。

DDRA-and-DDR-LP4-Memory-Interface-Electrical-Verification-and-Debug-Datasheet



DDRA-and-DDR-LP4-Memory-Interface-Electrical-Verification-and-Debug-Datasheet


TLAシリーズ・ロジック・アナライザと多チャンネル信号取込み用のプローブ

メモリ解析のためのオシロスコープの推奨周波数帯域

メモリ・テクノロジ DDR2 DDR2 DDR3 DDR3 DDR3L LPDDR3 LPDDR4 LPDDR4X DDR4 DDR5
速度 ~400MT/s ~800MT/s ~1600MT/s ~2400MT/s ~1600MT/s ~1600MT/s ~4266MT/s ~4266MT/s ~3200MT/s 対応予定 1
最大スルー・レート 10  12  12  18  18  18   
電圧スイング(代表値) 1.25  1.25  0.9  0.6  0.3  0.25  0.8   
20~80%立上り時間(ps) 150  150  60  50  45  45  27  27  27   
等価エッジ帯域 2.7  2.7  6.7  8.0  8.9  8.9  15.0  15.0  15.0   
推奨オシロスコープ帯域(最高性能)23.5  4.0  12.5  12.5  12.5  12.5  16  16  16   
推奨オシロスコープ帯域(代表的性能)32.5  3.5  8.0  12.5  12.5  12.5  12.5  12.5  12.5   

1詳細については、お問い合わせください。

2最大スルー・レートでの高確度

3スルー・レートは最大仕様の約80%。DDR3L、DDR4、LPDDR3は、MSO/DPO70000C/DX/SXシリーズのみでサポート

Last Modified:
ダウンロード
ダウンロード

マニュアル、データシート、ソフトウェアなどのダウンロード:

Go to top