D-PHYTX、D-PHYXpress、SR-DPHY、Moving Pixelデータシート

D-PHYトランスミッタ・テスト、レシーバ、プロトコル・ソリューション

オンラインで読む:

テクトロニクスのD-PHYTX、D-PHYXpress、SR-DPHYおよびMoving Pixel D-PHYプロトコル・ソリューションは、MIPI規格に準拠したトランスミッタ、レシーバ、プロトコルのテスト要件に関する適合性評価と特性評価用ワン・ストップ・ソリューションです。テクトロニクスのD-PHYTX自動化ソリューションは、D-PHYデータ・リンクのデバックと特性評価を簡単に実行でき、MIPI D-PHY v1.2までの仕様で定義されている電気測定とタイミング測定を選択できます。D-PHYXpressソフトウェアは、AWG70000シリーズ任意波形ジェネレータを使用して、D-PHY v1.2仕様設計を、直感的、優れた操作性でレシーバ・テストを実行できます。1

1ご発注に際しては、ホスト・システムの要件をご参照ください。

主な特長

トランスミッタのテスト:

  • テスト時間
    • 完全自動化ソリューション:D-PHY信号でハイスピード(HS)、ローパワー(LP)、ローパワー/ハイスピード(LP-HS)、ウルトラ・ローパワー・ステート(ULPS)のシーケンスのD-PHYトランスミッタ・テストをワンボタン操作でシームレスに実行します。
    • ツリー構造により、個々のテスト、またはグループ化されたテストの選択が可能
    • RFスイッチによって、手動操作なしでマルチレーン・テストを処理可能
  • D-PHY v1.2、CTS v1.2に準拠した100%のテスト対応
    • D-PHY仕様v1.2までに対応した、バス・ターン・アラウンド(BTA)およびウルトラ・ローパワー・ステート(ULPS)測定を含むすべての完全自動化テストを実行
  • デバッグ機能
    • デバッグ、特性評価のためにTekExpressではテスト・パラメータのリミット値を変更可能
    • 不具合の原因分析のためにDPOJETベースのセットアップ・ファイルを提供
  • 測定確度
    • D-PHYTXアプリケーションは、連続モード、バースト・モード、終端の変動、アイドル時間のバラツキなど多数くのシナリオを処理
  • トランスミッタの適合性テスト
    • マージン・テストを実行するためのリミット値のカスタム化
    • 連続モードでTekExpressアプリケーションを実行し、データを収集して特性評価を実行
  • 信号接続
    • 低負荷、シングルエンド/差動測定が必須のMIPIアプリケーション用に特別に設計されたP7700シリーズ・ハイ・インピーダンスTriModeプローブ(D-PHY Essentialsのみ)
    • 柔軟性に優れたTekFlex™プローブ・アクセサリ
  • オフライン/リモート解析
    • ライブまたは事前に取り込んだ波形を解析
    • テストのリモート実行が可能

レシーバ・テスト:

  • レシーバ・テストの簡易セットアップ:

    • D-PHYとC-PHY用に信号を生成するシングル・セットアップ
    • 簡単なキャリブレーション、再現性のある結果
    • シングル・ボックスであらゆるタイプのストレスを作り出すダイレクト・シンセシス法
  • テスト対応

    100%のテスト対応:D-PHYXpressアプリケーションにより、MIPI D-PHY v1.2、v2.0の仕様に対してD-PHY標準適合性テスト信号を生成

  • 信号忠実度

    サンプル・レート50GS/s、垂直分解能10ビットを誇るクラス最高のAWG70000シリーズは、D-PHY信号生成で最高の信号忠実度を実現

  • 優れた操作性

    D-PHYXpressはバッチ処理を行い、厳格なテスト要件に対して複数のテスト・シナリオを作成

  • レシーバ適合性テスト、その他

    • D-PHYXpressアプリケーションは、仕様以上の広範囲の信号を作成するためのプラットフォームを提供
    • Data to Clockタイミング、データ/クロックのデータの立上り/立下り時間、ESCのプログラム、次のプログラム可能なストレスを含むLPコマンドをプログラム可能
      • HSモード・ストレッサ

      • ランダム・ジッタとデターミニスティック・ジッタ

      • エンベッド・インサーション・ロスとディエンファシス

      • スペクトラム拡散クロック

      • ダイナミック・スキュー(D-PHY)

      • LPモード・ストレッサ

      • eSpikeと最小パルスTMIN-RX

      • セットアップ/ホールド時間トレランス

      • スキューのリアルタイム制御

  • オフライン信号生成

    D-PHYXpressアプリケーションはオフライン・モードやPCで使用でき、AWGの遠隔操作とD-PHY信号生成が可能

DSI-1、CSI-2のオシロスコープベースによるプロトコル・デコード:

  • DSI、CSI-2のバスをローパワー・ステートおよびハイスピード・ステートでデコード
  • ショート・パケット、ロング・パケットの他、バス・ターン・アラウンド(BTA)、エスケープ・モード・コマンド、ローパワー・データなどの通信タイプをデコード
  • DCSコマンド、ECC、チェックサム、データ・タイプ、パケット・データなどをデコード
  • イベント・テーブル、サーチ、エラー・インジケータを表示
  • ミッシング・シンク、ECC、チェックサム・エラーを検出

Moving Pixel社D-PHYプロトコル・ジェネレータとデコーダ:

  • D-PHYプロトコル・ジェネレータ
    • D-PHY v1.2、CSI v1.2、DSI v1.2までのプロトコルをサポート
    • セットアップと操作が簡単なスタンドアロン機器
    • 1~4レーンに対して1レーンあたり2.5GbpsまでのMIPI D-PHY信号出力をサポート
    • ユーザ定義によるフレーム・タイミングに沿った自動ビデオ・シーケンス構造を実現
    • ユーザ・コマンドによるビデオのループ中のコマンド挿入をサポート
    • 広範なスクリプト作成およびマクロ機能を用意(マクロはビデオ・モード・フレームに組込むことが可能)
  • D-PHYプロトコル・デコーダ
    • 1~4レーンに対して1レーンあたり2.5GbpsまでのMIPI D-PHYトラフィックをモニタ
    • 簡単にセットアップおよび操作できるスタンドアロン計測器
    • スニフ・モード(ハイ・インピーダンス)と受信モード(SMA、終端)のインタフェースを用意
    • 1GBの取込みメモリを使用して連続D-PHYトラフィックのアクイジションをサポート
    • プロトコル・パケット・トリガ、LPシーケンシング、ステート・トリガ、ECC/CRC/バースト・エラー・トリガが可能
    • リアルタイム統計:バス・アクティビティ、測定したビットレート、パケット数、ECC/CRCエラー数など
    • CSI2 v1.2、DSI v1.2プロトコル・パケット、D-PHY 1.2シグナリング・ステートを取込み、デコードし、表示(過去の標準もサポート)
    • 広範な検索機能とディスプレイ・フィルタリング機能
    • 広範なRPCリモートコントロール機能
アプリケーション

D-PHYテスト:

  • 車載用のカメラとディスプレイ
  • 携帯用のカメラとディスプレイ
  • D-PHYインタフェース設計
  • DSI-1またはCSI-2の検証
  • システムの検証と統合
  • 製造テスト

トランスミッタのテスト


D-PHY-D-PHYTX-SR-DPHY-Datasheet

D-PHYTXアプリケーション

ワンボタン操作による完全自動化D-PHYテスト

TekExpress®(TEKEXP)自動化テスト・ソフトウェアは、Windows 7オペレーティング・システム上で実行します。

TekExpressソフトウェアをOpt. D-PHYTXとともに注文すると、D-PHY適合性試験仕様のバージョンv1.2までの要件に基づいて、D-PHYトランスミッタ・インタフェース/デバイスを自動的に、かつ、シンプル、効率的にテストできます。

自動テスト - 時間とリソースの節約

D-PHYTXでは、実行するテスト項目を選択し、テストする複数のレーンを選択できます。自動化ソリューションを使用することで、設計および測定のデバッグに集中できます。

セットアップ、テストの実行、測定のレポート

TekExpress D-PHYTXソフトウェアを使用すれば、セットアップやテストの実行も簡単です。オシロスコープはTekExpress自動化フレームワークで制御されます。TekExpressソフトウェアには、GUI(グラフィカル・ユーザ・インタフェース)が用意されていて、設定とテストを直感的に実行できます。D-PHYTXアプリケーションにはGUIが用意されていて、テスト仕様、仕様ごとのHS、LP、HS-LPそれぞれのテストのツリー構造、テスト条件の構成を選択できます。

テスト・ベンチのセットアップ

ボタンを押すだけで、選択されたテストの接続図が表示されます。操作ミスを回避するためにテスト接続のグラフィックも表示されます。

パス/フェイルのレポート

レポート・タブには、パス/フェイルのステータス、テスト・マージン、DUTのレーンごとのテスト結果のイメージとともにテスト結果が表示されます。

D-PHY-D-PHYTX-SR-DPHY-Datasheet

パス/フェイルのレポート

適合性以上のテスト:D-PHY EssentialsによるD-PHYトランスミッタ・テスト

Opt. D-PHYを装備したDPOJETソフトウェアは、柔軟性の高いテスト・セットアップで基本的なD-PHYトランスミッタ測定を実行できます。このオプションを使用すると、適合性以上のデバイス・テストが行えます。

DPOJET Opt. D-PHYとTekExpress Opt. D-PHYTXソフトウェア・ソリューションの主な特長を次の表に示します。

D-PHY EssentialsとD-PHYTX自動化ソリューションの主な特長
機能 Opt. D-PHY

(D-PHY Essentials)

Opt. D-PHYTX

(D-PHYTX自動化ソリューション)

必要ツール DPOJETタイミングと分析 TEKEXP自動化
デバイスID、テスト・グループ、選択されるプローブによる自動測定項目の選択  
すべての測定項目のワンボタン実行  
セットアップの構成とテスト・リミットの編集
詳細なレポートまたはサマリ・レポート 詳細なレポートのみ 詳細なレポートとサマリ・レポート
テスト・レポートと波形の自動保存  
保存された波形の再解析機能
D-PHY独自のユーザ・インタフェース  
適合性テスト仕様のバージョン v1.2まで v1.2まで

P7700シリーズ・プローブ(D-PHY Essentialsのみ)

MIPI D-PHYアプリケーションは、ハイスピード・モードとローパワー・モードで異なるインピーダンス・モードで動作するため、特別なプロービングが必要です。ハイスピード・モードでは、D-PHY信号は差動信号を使用して終端モードで動作します。ローパワー・モードでは、D-PHY信号はシングルエンド信号を使用して非終端モードで動作します。MIPI D-PHYには、主に2つのプロービング要件があります。

  • ハイ・インピーダンス
  • 差動モードとシングルエンド・モード

P7700シリーズ・プローブ(D-PHY Essentialsのみ)には、チップの先端から数ミリのところに、低プローブ容量のために設計されたアクティブ・バッファ・チップがあり、MIPI D-PHYアプリケーションに対して最高の信号忠実度を実現するとともに、さまざまな接続が可能になります。

TriModeプロービングでは、差動、シングルエンド、コモンモードの測定を正確に実行できます。この独自の機能により、プローブの接続ポイントをつなぎ変えることなく、差動測定、シングルエンド測定、コモンモード測定を切り替えることができ、より効果的、効率的に作業を進めることができます。

D-PHY-D-PHYTX-SR-DPHY-Datasheet

優れた信号品質により、信頼性の高い測定結果が得られます。SiGe技術と呼ばれる革新的な新しいプローブ設計の採用により、必要とされる帯域幅性能と信号品質を現在および将来に渡って提供します。

P7700シリーズ・プローブ(D-PHY Essentialsのみ)のアーキテクチャ:

  • チップ上のアクティブ・バッファ増幅器(入力部から3.2mmしか離れていないプローブ入力)

  • 優れたステップ応答と20GHz以下の低インサーション・ロス

  • 低DUT負荷(DC:100kΩ、AC:0.4pF)

  • 高いCMRR

  • 低ノイズ

スイッチ・マトリックスのサポート

D-PHYアプリケーションは、マルチレーンD-PHYトランスミッタ・テストの完全自動化テストを可能にする、スイッチ・マトリックス・オプションに対応しています。

D-PHY-D-PHYTX-SR-DPHY-Datasheet


DPHY TEKXpress - スイッチ・コンフィギュレータ

D-PHYアプリケーションにおけるスイッチ・マトリックスの特長:

  • マルチレーン・テスト:スイッチ・マトリックスでは、マルチレーンD-PHYバスのそれぞれのレーンのテスト・セットアップを自動化することにより、つなぎ換えが不要になり、ミスが減ります。
  • Sパラメータを使用したスイッチのディエンベッド・ロスにより、正確な測定を実行できます。

テスト対応

D-PHYTXアプリケーションはD-PHY v1.2に対して100%のテスト対応を実現します。詳細については、トランスミッタ・テスト仕様の表を参照してください。

レシーバ・テスト

D-PHYXpressプラグインにより、高速向け、高速バースト向け、低電力向けに、ワーストケースの入力信号に対応できるD-PHY信号を生成します。

レシーバ・テスト・ソリューションでは次の手順が実行されます。

  • テスト信号を生成してトランスミッタをエミュレートする(チャンネル障害やノイズ障害など)。

  • CTS要件にしたがってテスト信号の校正を行う。
  • レシーバ・テスト用にデバイスをセットアップする。
  • 所定のテスト環境におけるビット・エラー・レートを定める。

D-PHYXpressアプリケーションは、次の手順1、2における機能を提供します。

手順1:テスト信号を生成してトランスミッタをエミュレートする(チャンネル障害やノイズ障害など)。

D-PHYXpressは、D-PHY仕様v2.0までの、ハイスピード・モード向け、ローパワー・モード向け、ローパワー/ハイスピード(LP-HS)モード向けの波形生成をサポートします。

ハイスピード・モード:D-PHY v2.0仕様のデータ・レートはハイスピード・モードで最高4.5Gbpsです。CTSでは、ハイスピード・モードでチャンネル効果をエミュレートする必要があります。D-PHYXpressアプリケーションでは、データ・レート、立上り時間、パターン・タイプ、電圧レベル、障害を編集してチャンネル効果をエミュレートすることができます。


D-PHY-D-PHYTX-SR-DPHY-Datasheet


ハイスピード

ハイスピード・モードでは、周期性ジッタ(Pj)、ランダム・ジッタ(Rj)、ダイナミック・スキュー、正弦波ノイズ振幅、Data to Clockスキュー、ディエンファシス、データとクロック用チャンネルのSパラメータ・ファイル、クロック信号上のSSCなど、さまざまなチャンネル効果を追加できます。


D-PHY-D-PHYTX-SR-DPHY-Datasheet


ハイスピード・ジッタ - ジッタ


D-PHY-D-PHYTX-SR-DPHY-Datasheet


ハイスピード・ジッタ - ディエンファシス


D-PHY-D-PHYTX-SR-DPHY-Datasheet


ハイスピード・ジッタ - エンベッド・チャンネル


D-PHY-D-PHYTX-SR-DPHY-Datasheet


ハイスピード・ジッタ - Sパラメータ


D-PHY-D-PHYTX-SR-DPHY-Datasheet


ハイスピード・ジッタ - スペクトラム拡散クロック

ローパワー・モード:D-PHY v2.0仕様のデータ・レートは、ローパワー・モードで最高100MHzです。D-PHYXpressアプリケーションでは、データ・レート、立上り時間、パターン・タイプ、電圧レベル、障害を編集してチャンネル効果をエミュレートすることができます。


D-PHY-D-PHYTX-SR-DPHY-Datasheet


ローパワー

D-PHY v2.0仕様では、eSpikeノイズを含む正弦波/方形波ノイズが必要です。

LP-HSモード:D-PHYXpressでは、データおよびクロックのタイミング・パラメータを含む仕様にしたがってシンク・ワードを追加できます。


D-PHY-D-PHYTX-SR-DPHY-Datasheet


LP-HSモード

ステップ2:CTS要件にしたがって信号の校正を実施

信号障害の校正により、D-PHY規格の校正ルーチンを確保できます。校正の目的は、特定のジッタ・パラメータに関するパターンを補正することです。一般的なパラメータには、ランダム、周期性ジッタ、振幅があります。本手順により全パターンを順序付け、各パターンを個別に校正します。これらの値はジッタにより制御されるパターン生成に使用され、DUTに入力されます。

テスト対応

詳細については、レシーバ・テスト仕様表を参照してください。

バッチ・モード

バッチ・モードでは、1回クリックするだけで、インクリメンタル・ジッタ値を含むコンパイルされた波形のライブラリを作成できます。

D-PHY-D-PHYTX-SR-DPHY-Datasheet

ハイスピード・バッチ・モード

DSI-1、CSI-2のオシロスコープベースによるデコード

SR-DPHYアプリケーションのオプションでは、DSI-1バスとCSI-2バスをデコードできます。SR-DPHYは、ショート・パケット、ロング・パケットの他、バス・ターン・アラウンド(BTA)、エスケープ・モード・コマンドなどの通信タイプのコンポーネントをすべてデコード表示します。また、DCSパケットはDCSコマンドをデコードします。

D-PHY-D-PHYTX-SR-DPHY-Datasheet

MSO70000Cシリーズで表示された、Packed Pixel Stream、24ビットRGB 8-8-8フォーマット・パケットのデジタル・チャンネル・デコード表示


D-PHY-D-PHYTX-SR-DPHY-Datasheet

MSO70000Cシリーズで表示されたPacked Pixel Streamのアナログチャンネル・デコード表示のチェックサム・エラー

ローパワー・ステート:ハイスピード(LPS HS)、エスケープ(LPS Escape)、バス・ターン・アラウンド(LPS BTS)

ハイスピード:伝送開始(SoT)、ショート・パケット(SP)、ロング・パケット(LgP)、伝送終了(EoT)

エスケープ:エスケープ・コマンド(Low-Power Data、Ultra-Low Power、Reset Trigger、Tearing Effect、Acknowledge)、ローパワー・データ-パケット・データ(SP/LgP)としてデコード

ショート・パケット:データ・タイプ、仮想チャンネル、パケット・データ・バイト1、パケット・データ・バイト2、エラー・コレクション・コード

ロング・パケット:データ・タイプ、仮想チャンネル、ワード・カウント、ペイロード(データ・タイプにより、ピクセルまたはバイトとしてデコード)、エラー・コレクション・コード

SR-DPHYはDSI-1/CSI-2アクイジションをデコードするだけでなく、ロング・アクイジションをサーチして以下のパケット・タイプの発生をすべて検出します。

  • ショート・パケット(VC、DT、Direction、パケット・データ値を指定)
  • ロング・パケット(VC、DT、Direction、WC、ピクセル値を含むデータ・ペイロードを指定)
  • 伝送開始(SoT)、停止、伝送終了(EoT)、バス・ターン・アラウンド(DSI-1のみ)、エスケープ・モード、ECC警告、ECCエラー、チェックサム・エラー

Moving Pixel社プロトコル・ソリューション

Moving Pixel社のソリューションの詳細については、http://www.movingpixel.com/main.pl?about.htmlを参照してください。

D-PHYトランスミッタ/レシーバ・テストの推奨機器

詳細な機器リストについては、http://www.tek.com/mipi-0をご覧ください。

仕様

すべての仕様は、特に断りのないかぎり、すべての機種に適用されます。

トランスミッタ・テスト仕様
D-PHYベース仕様
Revision 1.1と1.2 
D-PHY適合性テスト仕様
Revision 1.2 
測定項目
ハイスピード・モードとローパワー・モードの両方(ULPSとBTAを含む)
Group 1 tests
Data lane LP-TX signaling
1.1.1 
Data lane LP-TX Thevenin output high level voltage (VOH)
1.1.2 
Data lane LP-TX Thevenin output low level voltage (VOL)
1.1.3 
Data lane rise time
1.1.4 
Data lane fall time
1.1.5 
Data lane LP-TX slew rate versus CLOAD (δV/δtSR)
1.1.6 
Data lane LP-TX pulse width of exclusive-OR clock (TLP-PULSE-TX)
1.1.7 
Data lane LP-TX period of exclusive-OR clock (TLP-PER-TX)
Group 2 tests
Clock lane LP-TX signaling
1.2.1 
Clock lane LP-TX Thevenin output high level voltage (VOH)
1.2.2 
Clock lane LP-TX Thevenin output low level voltage (VOL)
1.2.3 
Clock lane rise time
1.2.4 
Clock lane fall time
1.2.5 
Clock lane LP-TX slew rate vs. CLOAD (δV/δtSR)
Group 3 tests
Data lane HS-TX signaling
1.3.1 
Data lane HS entry: data lane TLPX value
1.3.2 
Data lane HS entry: THS-PREPARE value
1.3.3 
Data lane HS entry: THS-PREPARE + THS-ZERO value
1.3.4 
Data lane HS-TX differential voltages (VOD(0), VOD(1))
1.3.5 
Data lane HS-TX differential voltage mismatch (ΔVOD)
1.3.6 
Data lane HS-TX single ended output high voltages (VOHHS(DP),VOHHS(DN))
1.3.7 
Data lane HS-TX common-mode voltages (VCMTX(1),VCMTX(0))
1.3.8 
Data lane HS-TX common-mode voltage mismatch (ΔVCMTX(1,0))
1.3.9 
Data lane HS-TX dynamic common-level variations between 50-450 MHz (ΔVCMTX(LF))
1.3.10 
Data lane HS-TX dynamic common-level variations above 450 MHz (ΔVCMTX(HF))
1.3.11 
Data lane HS-TX 20%-80% rise time (tR)
1.3.12 
Data lane HS-TX 80%-20% fall time (tR)
1.3.13 
Data lane HS exit: THS-TRAIL value
1.3.14 
Data lane HS exit: 30%-80% Post-EoT rise time (TREOT) value
1.3.15 
Data lane HS exit: TEOT value
1.3.16 
Data lane HS exit: THS-EXIT value
Group 4 tests
Clock lane HS-TX signaling
1.4.1 
Clock lane HS entry: TLPX value
1.4.2 
Clock lane HS entry: TCLK-PREPARE value
1.4.3 
Clock lane HS entry: TCLK-PREPARE + TZERO value
1.4.4 
Clock lane HS-TX differential voltages (VOD(0), VOD(1))
1.4.5 
Clock lane HS-TX differential voltage mismatch (ΔVOD)
1.4.6 
Clock lane HS-TX single ended output high voltages (VOHHS(DP),VOHHS(DN))
1.4.7 
Clock lane HS-TX common-mode voltages (VCMTX(1),VCMTX(0))
1.4.8 
Clock lane HS-TX common-mode voltage mismatch (ΔVCMTX(1,0))
1.4.9 
Clock lane HS-TX dynamic common-level variations between 50-450 MHz (ΔVCMTX(LF))
1.4.10 
Clock lane HS-TX dynamic common-level variations above 450 MHz (ΔVCMTX(HF))
1.4.11 
Clock lane HS-TX 20%-80% rise time (tR)
1.4.12 
Clock lane HS-TX 80%-20% fall time (tR)
1.4.13 
Clock lane HS exit: TCLK-TRAIL value
1.4.14 
Clock lane HS exit: 30%-80% Post-EoT rise time (TREOT) value
1.4.15 
Clock lane HS exit: TEOT value
1.4.16 
Clock lane HS exit: THS-EXIT value
1.4.17 
Clock lane HS clock instantaneous (UIINST)
1.4.18
Clock Lane HS Clock Delta UI (ΔUI)
Group 5 tests
HS-TX Clock-to-Data lane timing
1.5.1 
HS entry TCLK-PREValue
1.5.2 
HS exit TCLK-POST value
1.5.3 
HS clock rising edge alignment to first payload bit
1.5.4 
Data-to-Clock skew (TSKEW (TX))
1.5.5
Initial HS Skew Calibration Burst (TSKEWCAL-SYNC, TSKEWCAL)
1.5.6
Periodic HS Skew Calibration Burst (TSKEWCAL-SYNC, TSKEWCAL)
Group 6 tests
LP-TX INIT, ULPS and BTA requirements
1.6.1 
INIT: LP-TX initialization period (TINIT,MASTER)
1.6.2 
ULPS entry: verification of clock lane LP-TX ULPS support
1.6.3 
ULPS exit: transmitted TWAKEUP interval
1.6.4 
BTA: TX-Side TTA-GO interval value
1.6.5 
BTA: RX-Side TTA-SURE interval value
1.6.6 
BTA: RX-Side TTA-GET interval value
プロービング
シングルエンドおよび差動アクイジション
トリガ
クロック連続モードのクロック・レーン・テストのためのエッジ・トリガ。その他すべてのテスト、その他すべてのモードでは幅トリガとトランジション・トリガを選択
レポート
Excel xls、HTML、およびMHTフォーマット(各テストのテスト範囲のズームイン・スクリーン・ショットを含む)
レシーバ・テスト仕様
D-PHYベース仕様
Revision 1.2と2.0 
D-PHY適合性テスト仕様
Revision 1.2と2.0 
Group 1 tests
LP-RX VOLTAGE AND TIMING REQUIREMENTS
2.1.1 
LP-RX Logic 1 Input Voltage (VIH)
2.1.2 
LP-RX Logic 0 Input Voltage, Non-ULP State (VIL)
2.1.4 
LP-RX Input Hysteresis (VHYST)
2.1.5 
LP-RX Minimum Pulse Width Response (TMIN-RX)
2.1.6 
LP-RX Input Pulse Rejection (eSPIKE)
2.1.7 
LP-RX Interference Tolerance (VINT and fINT)
Group 2 tests
LP-RX BEHAVIORAL REQUIREMENTS
2.2.1 
LP-RX Initialization period (TINIT)
2.2.2 
ULPS Exit: LP-RX TWAKEUP Timer Value
2.2.3 
Clock Lane LP-RX Invalid/Aborted ULPS Entry
2.2.4 
Data Lane LP-RX Invalid/Aborted Escape Mode Entry
2.2.5 
Data Lane LP-RX Invalid/Aborted Escape Mode Command
2.2.7
Data Lane LP-RX Escape Mode, Ignoring of Post-Trigger-Command Extra Bits
2.2.8 
Data Lane LP-RX Escape Mode Unsupported/Unassigned Commands
Group 3 tests
HS-RX voltage and set up/hold requirements
2.3.1 
HS-RX Common Mode Voltage Tolerance (VCMRX(DC))
2.3.2 
HS-RX Differential Input High Threshold (VIDTH)
2.3.3 
HS-RX Differential Input Low Threshold (VIDTL)
2.3.4 
HS-RX Single-Ended Input High Voltage (VIHHS)
2.3.5 
HS-RX Single-Ended Input Low Voltage (VILHS)
2.3.6 
HS-RX Common-Mode Interference 50MHz - 450MHz (ΔVCMRX(LF))
2.3.7 
HS-RX Common-Mode Interference Beyond 450MHz (ΔVCMRX(HF))
2.3.8 
HS-RX Setup/Hold and Jitter Tolerance
2.3.9 
HS-RX Setup/Hold and Jitter Tolerance (Spec 2.0, Data rate >=2.5Gbps)
Group 4 tests
HS-RX TIMER REQUIREMENTS
2.4.1 
Data Lane HS-RX TD-TERM-EN Value
2.4.2 
Data Lane HS-RX THS-PREPARE + THS-ZERO Tolerance
2.4.3 
Data Lane HS-RX THS-SETTLE Value
2.4.4 
Data Lane HS-RX THS-TRAIL Tolerance
2.4.5 
Data Lane HS-RX THS-SKIP Value
2.4.6 
Clock Lane HS-RX TCLK-TERM-EN Value
2.4.7 
Clock Lane HS-RX TCLK-PREPARE + TCLK-ZERO Tolerance
2.4.8 
Clock Lane HS-RX TCLK-SETTLE Value
2.4.9 
Clock Lane HS-RX TCLK-TRAIL Tolerance
2.4.11 
Clock Lane HS-RX TCLK-PRE and TCLK-POST Tolerance
測定項目
ハイスピード・モードとローパワー・モードの両方(ULPSとBTAを含む)

詳細手順については、MOIを参照してください。

D-PHY仕様の対応範囲
規格 仕様のバージョン 適用可能なSWオプション
D-PHYトランスミッタ v1.2まで D-PHYTX
D-PHYレシーバ v2.0まで D-PHYXpress

ご注文の際は以下の型名をご使用ください。

D-PHYTX Automated
型名 概要
DPO7254/C
DPO7354/C
MSO70000/C
DPO70000B/C/DX/SX
DPO(デジタル・フォスファ・オシロスコープ)、MSO(ミックスド・シグナル・オシロスコープ) - 3.5GHz以上の帯域をお勧めします。立上り時間の要求が厳しくない場合は、2.5GHz帯域のオシロスコープでも使用できます。
TEKEXP TekExpress®自動コンプライアンス・テスト・ソフトウェア
TEKEXP
Opt. D-PHYTX
D-PHYトランスミッタの適合性、特性評価、検証用D-PHY自動化ソリューション
内容:最新のTekExpress製品ソフトウェアDVDキット(当社部品番号020-2913-xx)およびアップグレード・ソフトウェア・キー。オンライン・ドキュメントと印刷可能なマニュアル(PDF)
TEKEXPUP
Opt. D-PHYTX
D-PHYトランスミッタの適合性、特性評価、検証用D-PHY自動化ソリューション。
TekExpress(TEKEXP)をお持ちの場合はこの型名をご指定下さい。USBキー・ドングルは、Opt. D-PHYTXでアップグレードされます。
内容:最新のTekExpress製品ソフトウェアDVDキット(当社部品番号020-2913-xx)およびアップグレード・ソフトウェア・キー。オンライン・ドキュメントと印刷可能なマニュアル(PDF)
D-PHY Essentials
型名 概要
DPO7254/C
DPO7354/C
MSO70000/C
DPO70000B/C/DX/SX
DPO(デジタル・フォスファ・オシロスコープ)、MSO(ミックスド・シグナル・オシロスコープ) - 3.5GHz以上の帯域をお勧めします。立上り時間の要求が厳しくない場合は、2.5GHz帯域のオシロスコープも使用できます。
DPO7254/C
DPO7354/C
MSO70000/C
DPO70000B/C/DX/SX
Opt. D-PHY 1
D-PHYトランスミッタ・テスト用のD-PHY Essentials
DPO-UP
Opt. D-PHY1
D-PHYトランスミッタ・テストのアップグレード用のD-PHY Essentials
DPOFL-D-PHY1D-PHYトランスミッタ・テストのアップグレード用のD-PHY Essentials(フローティング・ライセンス・バージョン)

1DPOJETジッタ/アイ解析ツールが必要

型名 概要
終端ボード TMPC-CTB D-PHY終端ボード1個
SR-DPHY Decode1
型名 概要
MSO/DPO5000
DPO7000C
MSO70000C
DPO70000C/D/SX
Opt. SR-DPHY
MIPI® D-PHYシリアル解析(DSI-1、CSI-2)
DPO-UP
Opt. SR-DPHY
MIPI® D-PHYシリアル解析(DSI-1、CSI-2)アップグレード
DPOFL-SR-DPHY MIPI® D-PHYシリアル解析(DSI-1、CSI-2)フローティング・ライセンス・バージョン

1Requires Microsoft Windows 7 OS.

D-PHY EssentialsまたはD-PHYTX Automated用推奨プローブ
オシロスコープ プローブ
DPO7000/C TAP2500/TAP3500/P62451/P6249型(4本)1
またはTDP3500 シリーズ 3本(連続クロック)
またはTDP3500シリーズ 4本(非連続クロック)
MSO70000/Cシリーズ
DPO70000B/C/SX
P7240型(4本)
またはP7330/P7340A/P7360A/P7380A/P7313型 3本(連続クロック)
またはP7330/ P7340A/ P7360A/ P7380A/ P7313型 4本(非連続クロック)
またはP7700シリーズ 4本(D-PHY Essentialsのみ)

1TPA-BNC TekProbe2- TekVPIアダプタが必要

D-PHYレシーバのセットアップ
型名 概要
AWG70002A
Opt. :01/03/225 
AWGのOpt. PRECOMFL-SS01またはOpt. PRECOMNL-SS01
10ビット、2Gサンプル・ポイント波形長、2チャンネル任意波形ジェネレータ
AWGSYNC01DPO-UP 複数のAWGを同期するためのハブ
TMPC-MDC4500-4B AWG 70000シリーズ用MIPI信号調整用アクセサリ
DPO70000Cシリーズ(Opt. DJAとプローブを含む)校正用 校正には6~8GHzのリアルタイム・オシロスコープが必要
DPHYNL-SSV1 AWGのD-PHYシンセシス・ソフトウェア
Opt.100PSを含むPSPL 5915  100psフィルタ(SMAオス―SMAオス)
174-6606-00  SMAケーブル
174-5771-xx 位相整合されたSMAケーブル
D-PHYトランスミッタの適合性、特性評価、検証用D-PHYTX自動化ソリューションのホスト・システムで必要なソフトウェア要件

内容:最新のTekExpress製品ソフトウェアDVDキット(当社部品番号020-2913-xx)およびアップグレード・ソフトウェア・キー。D-PHYトランスミッタの適合性、特性評価、検証用D-PHY自動化ソリューションには、オンライン・ドキュメントと印刷可能なPDFフォーマットのマニュアルが含まれています。TekExpress(TEKEXP)をお持ちの場合はこの型名をご指定下さい。USBキー・ドングルは、Opt. D-PHYTXでアップグレードされます

内容:最新のTekExpress製品ソフトウェアDVDキット(当社部品番号020-2913-xx)およびアップグレード・ソフトウェア・キー。オンライン・ドキュメントと印刷可能なマニュアル(PDF)

  • Microsoft XP(SP2以降)、またはWindows 7 
  • Microsoft Excel 2002以降
  • Microsoft Explorer 6.0 SP1以降
  • Adobe Reader 6.0または同等のPDFファイル表示ソフトウェア
Last Modified: 2018-11-13 04:00:00
ダウンロード
ダウンロード

マニュアル、データシート、ソフトウェアなどのダウンロード:

Go to top