BERTScope® BSAシリーズ・データ・シート

ビット・エラー・レート・テスタ
このデータ・シートの製品は、テクトロニクスでは販売終了となっています。

オンラインで読む:

BERTScopeビット・エラー・レート・テスタ・シリーズは、シリアル・データ・システムのシグナル・インテグリティ測定の新しいアプローチを提供します。BERパターン生成とアイ・ダイアグラム解析を結びつけることにより、ビット・エラー・レート検出をよりすばやく、正確に、詳細に実行します。BERTScopeビット・エラー・レート・テスタ・シリーズは、ビット/パターン・シーケンス問題を容易に分離し、拡張エラー解析機能により詳細な統計測定を可能にします。

欧州圏のお客様へのお知らせ

本製品は、改正RoHS 2指令(Directive 2011/65/EU)に適合するための更新が行われておりませんので、欧州には出荷されません。ただし、2017年7月22日以前に、EU市場に出荷された当該製品の在庫分につきましては、品切れにならない限り、ご購入いただける場合がございます。テクトロニクスは、お客様に必要なソリューションをお届けできるよう、積極的に取り組んでいます。具体的な対応や代替製品の有無など、詳細につきましては、当社営業所までお問い合わせください。テクトロニクスは、お客様がどの国にお住まいでも、製品のサポートが終了するまで、責任を持ってサービスを提供して参ります。

主な性能仕様
  • 最高28.6Gbpsのパターン生成、エラー解析、高速BER測定が可能
  • 高速な立上り時間/広帯域エラー・ディテクタにより、入力信号の正確なシグナル・インテグリティ解析が可能
  • 標準またはユーザ定義のジッタ・トレランス・テンプレート・ライブラリによる統合テストのための、マスク・テスト、ジッタ・ピーク、BER等高線、Qファクタ解析による物理レイヤ・テスト・ソフトウェア
  • BER相関と統合されたアイ・ダイアグラム解析
  • オプションのジッタ・マップ総合ジッタ分離とPRBS-31などのロング・パターン・ジッタ
  • 当社特許のError Location Analysis™機能により、迅速なBER性能限界の確認、デターミニスティック・エラー対ランダム・エラーの評価、パターン依存エラーの詳細な解析、エラー・バースト解析またはエラーフリー・インターバル解析が可能
主な特長
  • さまざまな規格のストレス・レシーバ感度テスト、クロック・リカバリ・ジッタ・トレランス・テストに必要な、校正されたストレス信号生成が1台の計測器で可能
    • 100MHzまでの正弦波ジッタ
    • ランダム・ジッタ
    • 境界のある相関性のないジッタ(有界非相関ジッタ)
    • 正弦波干渉
    • スペクトラム拡散クロッキング(SSC)
    • PCIe 2.0/3.0レシーバ・テスト
    • 8xFC、10GBASE-KRテストのためのF/2ジッタ生成
    • IEEE802.3ba、32G Fibre Channelのテスト
  • 電気ストレス・アイ・テスト
    • PCI Express
    • 10/40/100 Gb Ethernet
    • SFP+/SFI
    • OIF/CEI
    • Fibre Channel(FC8、FC16、FC32)
    • SATA
    • USB 3.1
    • InfiniBand(SDR、QDR、FDR、EDR)
  • トレランス・コンプライアンス・テンプレート・テストとマージン・テスト
  • BER相関と統合されたアイ・ダイアグラム解析
アプリケーション
  • シグナル・インテグリティ/ジッタ/タイミング解析を含むデザイン検証
  • 高速、最先端設計の特性検証
  • シリアル・データ・ストリームと高性能ネットワーク・システムの適合性試験
  • 高速I/Oコンポーネント/システムの設計/検証
  • シグナル・インテグリティ解析-マスク・テスト、ジッタ・ピーク、BER等高線、ジッタ・マップ、Qファクタ解析
  • 光トランシーバの設計/検証

ドメインのリンク

アイ・ダイアグラムは、デジタル性能を把握するための簡単で、直感的な方法です。アイ・ダイアグラムとBER性能は根本的に異なった方法で測定するため、アイ・ダイアグラムとBER性能を直接結びつけることは難しいことでした。アイ・ダイアグラムは、簡単には検出できない間欠的なイベントのわずかな量のデータで構築されてきました。BERT(ビット・エラー・レート・テスタ)は膨大なデータ・セットから測定するのですが、トラブルシュートの助けになるような直感的な情報を得ることはできません。

BERTScope-BSA-Bit-Error-Rate-Analyzer-Datasheet


BERTScopeは、従来のアイと比べて2桁以上のデータ量でアイ・ダイアグラムを構築して表示します。異常を観測する場合、カーソルでBERTのサンプリング・ポイントを移動するだけで、強力な解析能力によって、詳細な観測を可能にします。例えば、直近の立上りエッジのパターン感度を確認することができます。あるいは、1ボタン操作でBER等高線測定を行い、性能問題が境界性のものか、フィールドにおける重大な問題の原因とならないかを確認することができます。どのケースにおいても、モデリングの強化や、トラブルシュートに利用でき、最大PRBS31(231-1)のパターンまで利用できます。

情報量の多いアイ・ダイアグラム

先にも説明したように、従来のアイ・ダイアグラムとBERTScopeで取込んだアイ・ダイアグラムでは、データ量が著しく異なります。これは、実際に起こっていることを詳細に観測できるということです。すなわち、分散システムの長いパターンを実行するたびに発生頻度の低いイベントが、VCOからのランダム・ノイズまたはランダム・ジッタを観測できることを意味しており、設計が実際に稼動する前に問題発生を把握できる可能性があります。簡単なボタン操作でBER等高線、ジッタ・ピーク、Qファクタが測定できるため、設計の詳細を理解することができます。


BERTScope-BSA-Bit-Error-Rate-Analyzer-Datasheet



光ユニットを併用した場合、測定結果を自動的に光ドメインに変換可能

詳細なマスク・テスト

サンプル長を設定できるため、長く設定して真のシステム性能を正確に測定したり、短く設定してサンプリング・オシロスコープのように使うこともできます。以下の例は光トランスミッタからのアイ・ダイアグラムであり、サンプル長は3000波形に設定され、BERTScopeはわずか1秒で中央に示すようなアイ・ダイアグラムを作成します。測定されたマスク・マージンの20%は、サンプリング・オシロスコープで測定された結果と関連付けられます。下のダイアグラムは同じデバイスで生成され、BER 10-6でコンプライアンス等高線測定されたものであり、マスク・マージンは17%低減しています。


BERTScope-BSA-Bit-Error-Rate-Analyzer-Datasheet



アイ・ダイアグラムによる利点は、マスク・テストにおいて10倍以上にもなります。いくつかのBERTに見られるような擬似マスク・テストと違い、BERTScopeのマスク・テストではアイの上下にある領域を含めた、業界規格のマスク周辺にあるすべてのポイントをサンプリングします。さらに、各ポイントは詳細にテストされます。これは、規格マスクのライブラリ、あるいはユーザ定義によるマスクを使用したわずか数秒のテストであっても、デバイスがわずかな問題も持っていないことを確認できるということを意味します。

業界規格に対する正確なジッタ・テスト

長いパターンまたは短いパターンのテストで最も正確なジッタ測定は、わずかな外挿または外挿なしによる測定法によって得られます。BERTScopeは、BER 10-9(高速のデータ・レートではBER 10-10)のレベルまですばやく測定するか、あるいはBER 10-12を測定するまで待つことができます。いずれにしても、BERTScopeのボタン操作による測定はANSI T11.2 FC-MJSQのジッタ測定方法に適合しており、BERTの遅延制御により測定は正確なものになります。トータル・ジッタ(TJ)、ランダム・ジッタ(RJ)、デターミニスティック・ジッタ(DJ)の計算機能により、またはデータをエクスポートすることで、ユーザ定義のジッタ・モデルを使用することができます。

BSA286C型の持つ低RJにより、802.3baの同時VECP(Vertical Eye Closure Penalty)と、100G Ethernetの半導体の特性評価で必要となる可変マージンによるJ2/J9の校正が行えます。

マスク・コンプライアンス等高線テスト

XFP/XFIやOIF CEIなど数多くの規格では、指定されたBER 10-12のアイ開口を確認するためのマスク・テストを規定しています。コンプライアンス等高線観測では、測定されたBERの等高線をマスクと重ね合わせることにより、どのようなBERレベルでもマスクに対する合否をただちに判断することができます。

機種一覧表
型名 最大ビット・レート ストレス・アイ-SJ、RJ、BUJ、SI
BSA286CL型 28.6Gbps Opt.STR
BSA175C型 17.5Gbps Opt.STR
BSA125C型 12.5Gbps Opt.STR

柔軟性の高いクロック

BERTScopeには、実際のデバイスのテストで必要となる、ジェネレータ・クロック・パス機能が備わっています。コンピュータ・カードであれ、ディスク・ドライブであれ、PCI Express®(PCIe)の100MHzなどのサブレートのシステム・クロックが必要になる場合があります。ターゲット・カードを特定の振幅、オフセットの差動クロック信号で動作させる場合、BERTScopeはさまざま分周比を簡単に設定できます。


BERTScope-BSA-Bit-Error-Rate-Analyzer-Datasheet



BERTScopeのOpt. STRによるクロックのパス

電気シリアル・データ・システムでは、パワー・スペクトラムを分散させることでEMIのエネルギーを低減するためにSSC(拡散スペクトラム・クロッキング)が広く使われています。変調振幅、周波数の調整、三角波変調または正弦波変調のプロファイルの選択などにより、SSCを使ったコンプライアンス規格でレシーバをテストすることができます。外付けの変調器や信号ソースを使用することで、高い振幅、周波数の低い正弦波ジッタ(SJ)でクロック信号を歪ませることができます。

閉じたアイの対処

電気チャンネルのデータ・レートが高速になるにつれ、周波数に依存する損失によってレシーバ端におけるアイが閉じることになります。エンジニアは、実際のシステムではイコライゼーションによってこの損失を補正し、アイを開きます。当社は強力なツールを提供することにより、システムで使用されるレシーバ、トランスミッタのコンポーネントの特性評価、適合性試験が可能になります。


BERTScope-BSA-Bit-Error-Rate-Analyzer-Datasheet



BERTScopeのグラフィカル・ユーザ・インタフェースは論理的であり、使いやすい形式で機能を設定することができる。応答を時間ドメインで表示することにより、タップ・ウェイト設定の影響が確認できる。周波数ドメインのボード線図は、フィルタによるチャンネル損失の補正を示す

レシーバ・テストでは、DPP125C型デジタル・プリエンファシス・プロセッサを使用することで、BERTScopeのパターン・ジェネレータ出力に校正されたプリエンファシスを追加することができ、トランスミッタにおけるプリエンファシスをエミュレートすることができます。 現在、プリエンファシスは10GBASE-KR、PCI Express、SAS 12Gbps、DisplayPort®、USB 3.1などの規格で使用されています。

特長:

  • 1~12.5Gbpsのクロック・レート
  • 3タップまたは4タップ・バージョン
  • カーソルを自由に移動できる、プリカーソルまたはポストカーソル機能
  • Opt. ECM(アイ・オープナ、クロック・マルチプライヤ、クロック・ダブラ)

PatternVu

PatternVuは、オプションで装備されるソフトウェアによるFIRフィルタであり、アイ・ダイアグラム表示の前で挿入されます。システムのレシーバ・イコライゼーションで使用すると、レシーバ・ディテクタにおける、イコライザ後のアイ・ダイアグラムを観測し、物理特性を測定することができます。32タップまでのイコライザを適用することができ、ユーザはUIごとにタップの分解能を選択することができます。


BERTScope-BSA-Bit-Error-Rate-Analyzer-Datasheet



PatternVu

PatternVuにはCleanEyeパターンロック・アベレージング・システムも含まれており、非デターミニスティック・ジッタ成分をアイから除去することができます。これにより、通常は大きなランダム・ジッタによって隠れてしまう、ISI(シンボル間干渉)などのパターン依存性の影響をはっきりと確認することができます。

Single Value Waveformエクスポートは、PatternVuオプションのコンポーネントです。リアルタイム・オシロスコープの単発取込みに似ており、パターンロック波形を取込んで単独のビットを表示することができます。取込んだ波形は、さまざまなフォーマットでエクスポートすることにより、外部のプログラムでさらに詳細に解析することもできます。

クロック・リカバリの追加

CR125A型、CR175A型、CR286A型を使用することで、規格に適合するクロック・リカバリの柔軟性が広がります。ジッタ測定が必要なほとんどの規格はクロック・リカバリ、および使用するループ帯域を厳密に規定しています。異なった、または未知のループ帯域を使用すると、誤ったジッタを測定することになります。クロック・リカバリ・ユニットを使用することで、ほとんどの規格で正確な測定が簡単に実行できます。


BERTScope-BSA-Bit-Error-Rate-Analyzer-Datasheet



直感的なユーザ・インタフェースにより、すべてのパラメータが簡単に設定できる。独自のループ・レスポンス・ビューにより、設定値だけでなく、実際の測定値などのループ特性も表示できる

BERTScope CRシリーズは、BERTScopeの測定だけに限定されたものではありません。デジタル・オシロスコープ、サンプリング・オシロスコープと共にスタンドアロンで、または既存のBERT機器と共に使用でき、既存の機器と組み合わせてコンプライアンス測定が行えます。


BERTScope-BSA-Bit-Error-Rate-Analyzer-Datasheet



SSC変調波形の表示と測定

SATA、PCI Express、次世代のSASなどの最新のシリアル・バスでは、ボード設計、システム設計におけるEMIを低減するためにSSCが使用されています。当社のCRファミリには、拡散スペクトラムのクロック・リカバリ機能と、SSC変調波形の表示、測定機能が備わっています。自動測定の項目には、最小/最大周波数偏差(ppmまたはps)、変調の変化(dF/dT)、変調周波数があります。また、公称のデータ周波数の表示機能、使いやすい垂直/水平カーソル機能も備わっています。


BERTScope-BSA-Bit-Error-Rate-Analyzer-Datasheet



SSC波形測定

ジッタ解析の追加

CR125A型とOpt. 12GJ、CR175A型とOpt. 17GJ型、CR286A型とOpt. 28GJを、サンプリング・オシロスコープまたはBERTScopeと組み合わせることで、1.2~11.2Gbpsのクロック・リカバリ、DCD(デューティ・サイクル歪み)測定、リアルタイム・ジッタ・スペクトラム解析に対応できます。200Hz~90MHzのジッタ・スペクトラム成分が表示でき、ジッタと周波数がカーソル測定できます。帯域制限したジッタと、ユーザ設定した周波数ゲート測定が行えます。(この例は、PCI Express 2.0ジッタ・スペクトラムのプリセット帯域制限とジッタ測定)


BERTScope-BSA-Bit-Error-Rate-Analyzer-Datasheet



ジッタ・スペクトラム測定

レシーバ・テストのための豊富な機能

ネットワークが変化すると、レシーバ・テストも変わってきます。BER、レシーバ感度などのテストも重要ですが、バックプレーンの10Gbpsデータや新しい高速バスなどのジッタ制限されたシステムでは、レシーバのジッタ耐性はより現実的なものに進化しています。ストレス・アイ・テストは、多くの規格で一般的なコンプライアンス測定になりつつあります。また、エンジニアは設計、製造におけるマージンをストレス・アイ・テストでチェックすることにより、レシーバ性能の限界を確認することができます。

何台もの計測器が必要で、その設定に時間のかかるPCI Express 2.0などの複雑な規格におけるストレス・テストが行えます。BERTScopeでは、理解しやすいグラフィック表示により、1台の計測器で必要なすべてのストレス信号をコントロールすることができます。接続ケーブル、ミキサ、カプラ、変調器などが不要になるため、ストレス校正が簡素化できます。


BERTScope-BSA-Bit-Error-Rate-Analyzer-Datasheet



ストレス・アイ・ビュー
柔軟性の高いストレス信号

BERTScopeは、Opt. STRを装備することで、RJ、SJ、BUJ、SIなど、高品質で、校正されたストレス・ソースを内蔵することができます。

ISIの印加も多くの規格に含まれています。BSA12500ISI型差動ISIボードは、さまざまなトレース長に対応できます。


BERTScope-BSA-Bit-Error-Rate-Analyzer-Datasheet



柔軟性の高いストレス信号

多くの規格では、特定の変調周波数においてさまざまなSJ(正弦波ジッタ)の振幅で繰り返し測定する必要があります。ジッタ・トレランス機能が内蔵されており、設計したテンプレート、またはライブラリにある数多くの規格テンプレートにしたがって簡単に繰返し測定することができます。


BERTScope-BSA-Bit-Error-Rate-Analyzer-Datasheet



内蔵ジッタ・トレランス機能

BERTScopeパターン・ジェネレータ

BERTScopeパターン・ジェネレータは、フル・レンジのPRBSパターン、共通規格ベースのパターン、ユーザ定義のパターンを提供します。

Opt. STRは、完全に統合および校正されたストレス生成を提供する便利なオプションで、ストレス・パターンを提供するために手動で校正した機器でラックを一杯にする必要がなくなります。DisplayPortなどのBER測定機能を内蔵するデバイスのレシーバ・テストの実行、あるいは従来のBERT機器にストレス機能を追加するために使用します。


BERTScope-BSA-Bit-Error-Rate-Analyzer-Datasheet



ストレス・アイ・オプション

パターン取込み

未知の入力データに対しては、いくつかの対処方法があります。先に説明したライブ・データ解析に加え、すべてのBERTScopeに標準で備わっているのがパターン取込み機能です。繰返しパターンのパターン長を設定すると、検出器の128 Mb RAMメモリを使用し、設定された入力データを取込みます。取込まれたデータは、エラー・ディテクタの新しいリファレンス・パターンとして使用したり、編集して保存しておくこともできます。


BERTScope-BSA-Bit-Error-Rate-Analyzer-Datasheet



パターン取込み

エラー解析-次の例では、アイ・ダイアグラム表示とBERがリンクしており、メモリ・チップ・コントローラの設計問題を検出し、解決しています。左上のアイ・ダイアグラムはアイが交差する部分を示しており、アイの主要部分に比べて発生頻度が低いことを示しています。BERのデシジョン・ポイントを移動すると、間欠的なイベントを表示できます。エラー解析によると、No.24に関連していることを示しています。IC内の異常を詳細に調べると、システム・クロックは出力データ・レートの1/24であることがわかりました。クロックのパスを離すように再設計することで、右上に示すようにクリーンな波形になりました。


BERTScope-BSA-Bit-Error-Rate-Analyzer-Datasheet



エラー解析の例
パターン・ジェネレータ・ストレス・アイ

パターン・ジェネレータ・ストレス・アイは次の機能を提供します。

  • 内蔵のクロックまたは外部クロックに付加する、使いやすく統合されたストレス・アイ障害
  • 簡単な設定、柔軟性を失うことなくユーザの感じる複雑さを低減
  • BERTScopeと外部ISIフィルタを使用した、数多くの規格に対する適合性検証規格例:
    • OIF CEI
    • 6Gb SATA
    • PCI Express
    • XFI
    • USB 3.1
    • SONET
    • SAS 2
    • XAUI
    • 10/100Gb Ethernet
    • DisplayPort
  • 正弦波干渉は、同相または逆相で挿入、または外部ISIリファレンス・チャンネル後に加えられて外部に送られる
  • 正弦波ジッタは、OIF CEIで規定されているように、2台のBERTScope間で同相または逆相でロックされる
振幅とISI障害

ISIの場合、外部に付加。例えば、長い同軸ケーブルまたはベッセルトンプソンの4次フィルタによる0.75のビット・レートにおいて-3dBポイント。

回路ボードの影響が必要なアプリケーションでは、BSA12500ISI型差動ISIボードを使用します。

正弦波干渉

  • BERTScopeのすべてのデータ・レート・レンジに対応
  • 100MHz~2.5GHz
  • 100kHzステップで調整可能
  • 0~400mVで調整可能
  • コモン・モードまたは差動モード
  • 後部パネルの50ΩSMAコネクタが使用可能、GUIにより0~3Vのシングルエンドのデータ振幅、内部設定と同じ周波数レンジ、ステップ・サイズで調整可能

ジッタ測定

マルチギガビットのシリアル・データ・チャンネルのアイの開口は、数百ps、あるいはそれ以下の時間幅しかありません。このようなシステムのジッタ・カウントは数psしかないため、ジッタを厳密に管理するためにはジッタの正確な測定が重要になります。BERTScopeは、この測定のために2種類のツールを備えています。

物理レイヤ・テスト・ソフトウェアのオプションには、デュアル・ディラック(Dual Dirac)法によるトータル・ジッタ(TJ)、それを分離したランダム・ジッタ(RJ)、デターミニスティック・ジッタ(DJ)の測定が含まれています。BERT収集による測定では、オシロスコープがジッタ測定で使用するよりもはるかに少ない外挿、場合によっては外挿なしで測定します。このため、外挿によって測定する計測器に比べて、より正確な測定結果が得られます。


BERTScope-BSA-Bit-Error-Rate-Analyzer-Datasheet



MJSQに準拠したDual-Diracジッタ測定

ジッタ・マップは、BERTScopeにオプションで装備される最新のジッタ測定ソフトウェアです。高速なデータ・レートの規格に準拠した測定を含む、RJ、DJ以上のサブコンポーネント解析が行えます。ジッタ・マップは、PRBS-31などの非常に長いパターンのジッタを測定、分離することができます。また、ライブ・データも測定、分離できるため(ライブ・データ解析オプションが必要)、まず短い同期データ・パターンで実行することもできます。


BERTScope-BSA-Bit-Error-Rate-Analyzer-Datasheet



ジッタ・マップ

特長を以下に示します。

  • DJの分離-有界非相関ジッタ(BUJ)、データ依存性ジッタ(DDJ)、シンボル間干渉(ISI)、デューティ・サイクル歪(DCD)、F/2(またはF2)ジッタを含むサブレート・ジッタ(SRJ)
  • BER 10-12以上のBERベースのダイレクト(非外挿)トータル・ジッタ(TJ)測定
  • 長いパターンのDDJをRJとしての誤認識を防ぐための、相関/非相関ジッタ成分の分離
  • 最小のアイ開口によるジッタ測定
  • 他の計測器では測定できない詳細なジッタ測定-エンファシス・ジッタ(EJ)、非相関ジッタ(UJ)、データ依存性パルス幅収縮(DDPWS)、非シンボル間干渉
  • 直感的でわかりやすいジッタ・ツリー

BERTScope-BSA-Bit-Error-Rate-Analyzer-Datasheet



ライブ・データで測定されるジッタ・ピークとBER等高線
柔軟性のある外部ジッタ・インタフェース

柔軟性のある外部ジッタ・インタフェースの特長を以下に示します。

  • 前面パネルにある外部高周波ジッタ入力コネクタ-DC~1.0GHz、最大0.5UIの、振幅、周波数の境界内の任意タイプのジッタを追加
  • 後部パネル外部SJ低周波ジッタ入力コネクタ−DC~100MHz、1ns(最高)のジッタを追加
  • 後部パネルSJ出力
  • 正弦波干渉出力、後部パネル・コネクタ

内部RJ、BUJ、および外部高周波ジッタ入力は0.5UIに制限され、両方とも有効になるとさらに0.25UIに制限されます。 後部パネルの低周波ジッタ入力は、さらにジッタを追加する場合に使用できます。外部低周波ジッタ、内部低周波SJ~10MHz、PCIe LFRJとPCIe LFSJ(Opt. PCISTR)の合計は1.1nsに制限されます。この制限は、Opt. XSSCの位相変調(PM)には適用されません。

ジッタ障害

有界非相関ジッタ(BUJ:境界があり、相関性のないジッタ):

  • サポートされるデータ・レート:1.5~12.5Gbps(BSA125C型)、~17.5Gbps(BSA175C型)、~28.6Gbps(BSA286CL型)、制限された性能では622Mbpsまで(BSA286CL型を除く)
  • 内部PRBSジェネレータ
  • 0.5UIまで可変
  • 100Mbps~2.0Gbps
  • フィルタ選択により帯域制限
BUJのレート フィルタ
100~499  25MHz
500~999  50MHz
1,000~1,999  100MHz
2,000  200MHz

ランダム・ジッタ:

  • サポートされるデータ・レート:1.5~12.5Gbps(BSA125C型)、~17.5Gbps(BSA175C型)、~28.6Gbps(BSA286CL型)、制限された性能では622Mbpsまで(BSA286CL型を除く)
  • 0.5UIまで可変
  • 帯域制限:10MHz~1GHz
  • クレスト・ファクタ:16(ガウシャン~最低8標準偏差または~1×10-16の確率)
正弦波ジッタ
データ・レート 内部SJ周波数 最大内部SJ振幅
最大12.5Gbps(BSA125C型)、または17.5Gbps(BSA175C型) 1kHz~10MHz11100ps
10MHz~100MHz 200ps
最大28.6Gbps(BSA286CL型) 1kHz~100MHz 1100ps2270ps3

SJは0から表に示すレンジ以上のレベルまで調整可能。SJの機能詳細については、「追加ストレス・オプション」の項をご参照ください。

BERTScope-BSA-Bit-Error-Rate-Analyzer-Datasheet



1他の低周波変調と組み合わせ可能

2SJのフル・レンジは270ps。RJまたはBUJではレンジは220psまで低減されます。

3レンジは1100psと270ps(最大)から選択可能。より低いレンジでは、固有ジッタがより低くなります。

インタフェース・カードのテスト

BERTScopeのライブ・データ解析オプションにより、高速ライン・カード、マザーボード、ライブ・トラフィックの物理レイヤが測定できます。新しいデュアル・デシジョン・ポイント・アーキテクチャにより、クロック信号があれば標準のアイ/マスク測定に加え、ジッタ、BER等高線、Qファクタなどのパラメータも測定できます。ジッタ・マップのオプションを追加することにより、ライブ・データのジッタを詳細に分離することができます。不明な予測できないパターン、またはレート・マッチングのためのワード挿入があっても、手間取ることがありません。1ボタンで物理レイヤ・テストを実行できるため、トラブルシュートが容易になります。

USB3レシーバ・テスト用ハードウェア・スイッチ

BSASWITCH型は、汎用アプリケーションおよびUSB 3.1コンプライアンス・テストのためのハードウェア・スイッチです。USB 3.1のテストでは、LFPS(Low Frequency Periodic Signaling)のパターンが生成でき、デバイスのアクティブ・フィードバックが確認できます。また、以下のような特長を備えています。

  • 前面パネルの操作でチャンネルのマニュアル切替えが可能
  • USBでの自動制御が可能
  • 複数の設定によりさまざまなトリガが可能
  • 2つのメイン入力(Ch1、Ch2)は、10GHz以上のアナログ周波数帯域を実現
  • シングルエンド、差動入力のチャンネルにより、テスト設定に低周波信号生成が追加可能
  • USBによる制御、電源供給が行えるため、外付けの電源が不要

BERTScope-BSA-Bit-Error-Rate-Analyzer-Datasheet



BSASWITCH型レシーバ・テスト用ハードウェア・スイッチ

ユーザ・インタフェース

ユーザ・インタフェースの優れた操作性:

  • 簡単な操作
  • 論理的なレイアウトと操作
  • 複数の方法による画面間の移動
  • 必要なときに明確な情報が得られる
  • カラー・コーディングにより非標準な状態を警告

BERTScope-BSA-Bit-Error-Rate-Analyzer-Datasheet



UIセットアップ画面

標準パターン、ABページ選択パターンのパターン編集、マスク編集、その他のタスクにエディタ画面を使用:

  • バイナリ、10進、16進による表示
  • 可変割り当て、繰返しループ、PRBSパターンのサポート
  • 入力データの取込みと編集-実際のトラフィックからの繰返しパターンの生成など
    • トリガ、レコード長、トリガに続くレコード長による取込みが可能
    • ワード数による取込み、1ワードは128ビット。PRBS-7(127ビット長)は127ワードで取込み、全体の長さとしては16,256ビットになる

BERTScope-BSA-Bit-Error-Rate-Analyzer-Datasheet



エディタ画面

BERTScopeの内蔵パラメータ測定

すべてのBERTScopeには、アイ・ダイアグラム、マスクテスト機能、エラー解析機能が標準で装備されています。

アイ・ダイアグラム:

  • 280×350ピクセルの波形表示
  • 長い取込み
  • 自動測定:
    • 立上り時間
    • 立下り時間
    • UI(データ、クロック)
    • アイの振幅
    • 1または0のノイズ・レベル
    • アイの幅
    • アイの高さ
    • アイ・ジッタ(p-pとRMS)
    • 0レベル、1レベル
    • 消光比
    • 垂直アイ・クローズ・ペナルティ(VECP)
    • ダーク・キャリブレーション
    • S/N比
    • Vp-p、Vmax、Vmin、クロス・レベル
    • 立上り/立下りクロス・レベル(ps)
    • オーバシュート0レベル、1レベル
    • 平均電圧/電力
    • クロス振幅、ノイズ・レベル1または0、電圧
    • 光変調振幅(OMA)
    • サンプル・カウント
    • オフセット電圧
    • ディエンファシス比

マスク・テスト:

  • 規格のマスク・ライブラリ(XFPなど、またはカスタム・マスクの編集)
  • 正または負のマスク・マージンの追加
  • 測定したBER等高線のインポートからプロセス制御マスク
  • 従来のサンプリング・オシロスコープに比べて最低1000倍のサンプル長があり、まれにしか発生しない現象の確実な取込みが可能

光ユニット:

  • 外部の光レシーバをBERTScopeディテクタの入力に追加できます。ユーザ・インタフェースから、レシーバの特性を簡単に入力、保存できます。完了すると、物理レイヤ表示上の関連ユニットがdBm、μW、またはmW単位の光電源に変わります。ACまたはDCカップリングが可能で、ユーザはソフトウェアに従ってダーク・キャリブレーションを行います。
  • 電気信号の場合、外部アッテネータが使用されるときにアイ・ダイアグラムと測定を適切に調整するために減衰比値を入力できます。

詳細なアイ測定、マスク・テスト:

  • アイ・ダイアグラムとマスク・テストでは、マニュアル・モードでさまざまなテストが実行でき、機器は設定された数の波形を取込んで停止します。範囲は2,000~1,000,000ビット(完全な波形)です。デフォルトのモードは連続であり、アイ・ダイアグラムまたはマスク・テストは時間をかけて詳細にテストします。

物理レイヤ・テスト・オプション

以下の物理レイヤ・テスト・オプションが利用可能です。

  • BER等高線テスト
    • 同じアクイジション回路からアイ・ダイアグラムも測定することで、優れた相関性が得られる
    • 必要に応じて遅延を校正することによる正確なサンプリング・ポイント
    • 自動スケーリング、ワンボタン測定
    • 測定時間を増やし、カーブ・フィットを繰り返し更新することによる測定データからの等高線を外挿
    • CSVフォーマットによる簡単なデータ・エクスポート
    • 10-6~10-16、10進のステップによる等高線
  • ベーシック・ジッタ測定
    • T11.2 MJSQ BERTScan法(バスタブ・ジッタとも呼ばれる)
    • ユーザ定義レベルのトータル・ジッタの迅速で正確な外挿による詳細測定、または直接測定
    • MJSQで規定されるランダム成分とデターミニスティック成分の分離
    • 遅延校正による正確なポイント
    • CSVフォーマットによるデータ・エクスポート
    • 簡単なワンボタン測定
    • ユーザ定義の振幅スレッショルド・レベルまたは自動選択
    • MJSQで定義されているように、BERの選択開始によりロング・パターンを使用したときの精度を向上
  • Qファクタ測定
    • アイの中央における垂直交差部分のワンボタン測定
    • システム・ノイズの影響を簡単に表示
    • CSVフォーマットによるデータのエクスポート
  • 等高線の適合性
    • XFP/XFI、OIF CEIなどの規格に対するトランスミッタのアイ性能検証
    • コンプライアンス・マスクと測定マスクを重ね書きすることで、デバイスが指定されたBER性能を満たしていることを確認

ライブ・データ解析オプション

ライブ・データ・オプションは、未知または繰返しのないトラフィックのパラメータを測定するオプションです。送信側と受信側のクロック・レートを合わせるために、システムなどに挿入されるダミー・ビットのトラフィックを含みます。プロービング・ライン・カードなどにも適しています。

このオプションは、2つあるフロントエンド・デシジョン回路のうちの1つを使用し、アイの中心に置くことで各ビットが1か0を判定します。もう1つのデシジョン回路でアイの周辺をプローブしてパラメータ性能を判定します。この方法は物理レイヤ問題には有効ですが、1を送ろうとして0が送られるようなプロトコル問題による論理問題は特定できません。

ライブ測定は、BER等高線、ジッタ・ピーク、ジッタ・マップ、Qファクタを使用して実行されます。アイ・ダイアグラム測定は、このオプションを使用しなくてもライブ・データで実行でき、同期クロックが利用できます。

ライブ・データ解析オプションは物理レイヤ・テスト・オプションが必要であり、フルレート・クロックで使用する必要があります。

PatternVuイコライゼーション・プロセス・オプション

PatternVu1は、BERTScopeにいくつかの強力なプロセス機能を追加します。

  • CleanEyeはアイ・ダイアグラム表示モードであり、波形データを平均化してアイ・ダイアグラムからデータ依存性のないジッタを除去します。これにより、シンボル間干渉(ISI)などのデータ依存性ジッタが観測、測定でき、補償可能なジッタなどがないか直感的に確認することができます。最高32,768ビットまでの任意の繰返しパターンに有効です。
  • Single Value Waveform Exportは、CleanEyeの出力を変換してCSVフォーマットでファイルをエクスポートします。最大105ビット・ポイントの出力ファイルは、Microsoft Excelや、Stateye、MATLAB®などのシミュレーション・ツールにエクスポートできます。これにより、実際に取込んだデータをオフラインでフィルタリングしたり、最新のLRM(Long Reach MultiMode)10Gb Ethernet規格の802.3aqで規定されているTWDP(Transmitter Waveform Dispersion Penalty)などの規格ベースの処理を実行することができます。
  • FIRフィルタのイコライゼーション・プロセッサにより、通信チャンネルのエミュレーションが行え、表示前のデータにソフトウェア・リニア・フィルタを適用することでディテクタとしてアイを観測、測定することができます。例えば、FIRフィルタを使用してバックプレーン・チャンネルの損失の多い影響をエミュレートし、レシーバのイコライゼーション・フィルタをエミュレートし、レシーバ側のイコライゼーションの設計、特性評価に役立てることができます。

    フィルタ特性は、FIRフィルタの一連の重み付けタップを個々に入力することで制御できます。0.1~1.0 UI(ユニット・インターバル)のタップ間隔で最大32タップをプログラムできるため、高い分解能でフィルタ形状を設定できます。FIRフィルタは、最大32,768ビット長の繰返しパターンに適用できます。

  • Single Edge Jitter Measurementは、3Gbps以上のデータ・レートの個々のデータ・エッジに適用され、BERベースの真のジッタ測定が行えます。Single Edge Jitter Peak測定機能は、最大32,768ビット長の繰返しパターンからユーザが選択する1つのエッジのジッタを計算することができます。このジッタ測定ではデータ依存性の影響を排除するため、ランダム・ジッタ(RJ)、有界非相関ジッタ(BUJ)、周期性ジッタ(PJ)などの非相関ジッタ成分のみを表示することができます。
  • Flexible Measurementsは、CleanEye波形の特定の部分を指定することで、振幅、立上り/立下り時間、ディエンファシス比を正確に測定することができます。PCI Express、USB 3.1などの規格の再プログラム計算式も含まれています。

1PatternVuは、900Mbps以上のデータ・レートで動作します。

エラー解析

エラー解析はエラーに関する強力な表示機能であり、存在的なパターンを簡単に表示することができます。アイ・ダイアグラムの特定の部分に簡単に着目し、BERTScopeのサンプリング・ポイントを移動し、正確な場所で発生するパターン感度を調べます。例えば、遅いエッジ、早いエッジと関係しているパターンを直接調べることができます。

数多くの表示機能は、BERTScopeに標準で装備されています。

  • Error statistics:ビット/バースト・エラー・カウント、レートの表形式

BERTScope-BSA-Bit-Error-Rate-Analyzer-Datasheet



Error Statisticsによるビット/バースト発生に関するリンク性能
  • Strip chart:ビット/バースト・エラー・レートのストリップ・チャート

BERTScope-BSA-Bit-Error-Rate-Analyzer-Datasheet



Strip Chartによる、時間に対するビット/バースト・エラー性能。トラブルシュートにおける温度サイクルなどで有効
  • Burst length:さまざまな長さのエラー発生回数のヒストグラム
  • Error free interval:さまざまなエラー・フリー間隔の発生回数のヒストグラム
  • Correlation:エラー発生箇所とユーザ設定されたブロック・サイズまたは外部マーカ信号入力の相関性を示すヒストグラム
  • Pattern sensitivity:テスト・パターンとして使用されるビット・シーケンスの各ポイントにおけるエラー数のヒストグラム
  • Block errors:ユーザ設定のブロック・サイズのデータ間隔と、その中で変化するエラー数の発生回数を示すヒストグラム

BERTScope-BSA-Bit-Error-Rate-Analyzer-Datasheet



Pattern Sensitivityは、エラー・イベントがパターンに関連したものかどうかを調べる。問題となりそうなパターン・シーケンスを示し、PRBSまたはユーザ定義のパターンで動作する

エラー解析オプション

Forward Error Correction(前方向誤り訂正)エミュレーション

BERTScopeが装備する特許のエラー特定機能により、テストにおけるエラー発生場所を正確に特定することができます。リードソロモン・アーキテクチャなどのブロック・エラー訂正コードで標準のメモリ・ブロックをエミュレートすることにより、非相関データ・チャンネルからのビット・エラー・レート・データは仮想エラー・コレクタに送られ、推奨されるFEC手法によって検出することができます。ユーザはエラー訂正の強さ、インターリーブの深さ、消去機能を設定することができ、一般的なハードウェア訂正アーキテクチャとマッチングすることができます。

2Dエラー・マッピング

この解析により、テストで発見されたエラーから、エラー発生箇所の二次元のイメージを生成します。パケット・サイズまたはマルチプレクサ幅をベースとしたエラー・マッピングにより、エラーがパケットの特定の箇所から発生するものか、またはマルチプレクサに接続されたパラレル・バスの特定のビットで発生するものかがわかります。ビジュアル・ツールであるため、目視による相関性が確認でき、他のエラー解析技術でも検出の難しいエラー相関性が確認できることがあります。

エラー位置取込み
項目概要
ライブ解析連続
エラー・ロギング容量最大2GBファイルサイズ
エラー・イベント/秒10,000
最大バースト長32kb

ジッタ・トレランス・テンプレート・オプション

多くの規格では、特定の変調周波数においてさまざまなSJ(正弦波ジッタ)の振幅で繰り返し測定する必要があります。ジッタ・トレランス機能が内蔵されており、設計したテンプレート、またはライブラリにある数多くの規格テンプレートにしたがって簡単に繰返し測定することができます。

テンプレートの標準ライブラリ:

  • 10GBASE LX4 802.3ae 3.125Gbps
  • 10 GbE 802.3ae 10.3125Gbps
  • 40 GbE 802.3ba LR4 10.3125Gbps
  • 100 GbE 802.3ba LR4/ER4 25.78125Gbps
  • CEI 11G Datacom Rx Ingress(D)11Gbps
  • CGE Telecom Rx Egress(Re)11Gbps1
  • CEI 11G Telecom Rx Ingress(Ri)11Gbps1
  • CEI 11G Total Wander 11.1Gbps
  • CEI 11G Total Wander 9.95Gbps
  • CEI 6G Total Wander 4.976Gbps
  • CEI 6G Total Wander 6.375Gbps
  • CEI 25G Total Wander 25.78125Gbps
  • FBB DIMM1 3.2Gbps
  • FBB DIMM1 4.0Gbps
  • FBB DIMM1 4.8Gbps
  • FBB DIMM2 3.2Gbps
  • FBB DIMM2 4.0Gbps
  • FBB DIMM2 4.8Gbps
  • Fibre Channel 1.0625Gbps
  • Fibre Channel 2.125Gbps
  • Fibre Channel 4.25Gbps
  • Fibre Channel 8G 8.5Gbps
  • Fibre Channel 16G 14.025Gbps
  • OTN OTU-1 2.666G1
  • OTN OTU-2 10.709Gbps
  • OTN(10BASE-R)11.1Gbps
  • SAS(SCSI)1.5Gbps
  • SAS(SCSI)3Gbps
  • SDH 0.172 STM-1 155M1
  • SDH 0.172 STM-16 2.4832Gbps1
  • SDH 0.172 STM-4 622Mbps1
  • SDH 0.172 STM-64 9.956Gbps1
  • SDH STM-16 2.48832Gbps1
  • SDH STM-64 9.9532Gbps1
  • SONET OC-48 2.48832Gbps1
  • SONET OC12 622Mbps1
  • SONET OC192 9.9532Gbps1
  • SONET OC192 9.95Gbps1
  • SONET OC3 155Mbps1
  • SONET OC48 2.4832Gbps1
  • USB 3.1 5 & 10Gbps
  • XAUI 3.125Gbps
  • XFI ASIC Rx In Datacom(D)10.3125Gbps
  • XFI ASIC Rx In Datacom(D)10.519Gbps
  • XFI ASIC Rx In Telecom(D)10.70Gbps
  • XFI ASIC Rx In Telecom(D)9.95328Gbps1
  • XFI Host Rx In Datacom(C)10.3125Gbps
  • XFI Host Rx In Datacom(C)10.519Gbps
  • XFI Host Rx In Telecom(C)10.70Gbps1
  • XFI Host Rx In Telecom(C)9.95328Gbps1
  • XFI Module Tx In Datacom(B')10.3125Gbps
  • XFI Module Tx In Datacom(B')10.519Gbps
  • XFI Module Tx In Telecom(B')10.70Gbps1
  • XFI Module Tx In Telecom(B')9.95328Gbps1

調整可能な項目:

  • BER信頼度
  • ポイントごとのテスト時間
  • BERスレッショルド
  • テスト・デバイス緩和時間
  • テンプレートへのパーセント・マージン設定
  • テスト確度 A/Bパターンのスイッチ動作に対する制御

さらに、選択したポイントにおけるテンプレートを外れたテストでのデバイス不良検出機能と、スクリーン・イメージまたはCSVファイルでのデータ・エクスポート機能があります。

1Opt. XSSCが必要。

ジッタ・マップ・オプション

ジッタ・マップ1・オプションは、自動ジッタ分離とロング・パターン・ジッタ・トライアンギュレーションを提供します。デュアル・ディラックによるトータル・ジッタ(TJ)、ランダム・ジッタ(RJ)、デターミニスティック・ジッタ(DJ)以上のBERベースのジッタ分離を包括的サブコンポーネントセットに拡張します。PRBS-31などの非常に長いパターンの測定、分離も可能であり、まず短い同期データ・パターンから実行します。

このオプションの特長を以下に示します。

  • DJの分離-有界非相関ジッタ(BUJ)、データ依存性ジッタ(DDJ)、シンボル間干渉(ISI)、デューティ・サイクル歪(DCD)、F/2(またはF2)ジッタを含むサブレート・ジッタ(SRJ)2
  • 10-12 BER以上のBERベースのダイレクト(非外挿)トータル・ジッタ(TJ)測定
  • RJのための長いパターンのDDJの間違いを防ぐための、相関/非相関ジッタ成分の分離
  • データ・パターンの個々のエッジから測定したRJ RMSのビジュアル化
  • 100GbEアプリケーションにおけるJ2、J9ジッタ測定
  • 他の計測器では測定できない詳細なジッタ測定-エンファシス・ジッタ(EJ)、非相関ジッタ(UJ)、データ依存性パルス幅収縮(DDPWS)、非シンボル間干渉
  • 直感的でわかりやすいジッタ・ツリー

1ジッタ・マップは900Mbps以上のデータ・レートで動作します。

2SRJおよびF/2ジッタは最大11.2Gbps(BSA125C型、BSA175C型、BSA286CL型)で動作します。

ストレス・ライブ・データ・オプション

BERTScopeのStressed Live Dataソフトウェア・オプションは、デバイスが実際の環境で遭遇するようなビット・シーケンスでデバイスにストレスを加えるように、実際のデータ・トラフィックにさまざまなストレスを加えることができます。ストレスを加えたライブ・トラフィックでテストできるため、デバイスの限界性能がわかり、製品を市場に投入する前の確認に役立ちます。

  • BERTScopeで利用可能な校正されたストレスに含まれるもの:正弦波ジッタ(SJ)、ランダム・ジッタ(RJ)、有界非相関ジッタ(BUJ)、シンボル間干渉(ISI)、F/2ジッタ、拡散スペクトラム・クロッキング(SSC)
  • BERTScopeの最高レートまでのデータ・レートをサポート
  • フルレート・クロックでは11.2Gbpsまで、ハーフレート・クロックでは11.2Gbps以上が必要

シンボル・フィルタリング・オプション

シンボル・フィルタリングにより、レシーバ・テストのループバックで使用される8B/10Bエンコード・システムで一般的なビット・ストリームに挿入される非デターミニスティックな数のクロック補正シンボルを含む入力データにおいて、ジッタ・トレランス・テストを含む非同期BERテストを行うことができます。

  • USB 3.1、SATA、PCI Expressの非同期レシーバ・テストをサポート
  • ユーザ定義のシンボルは、入力データから自動的にフィルタリングされ、同期を維持
  • エラー・ディテクタはフィルタリングされるビットのカウントを維持することで正確なBER測定が可能になる

パターン・ジェネレータの仕様

すべての仕様は、特に断らないかぎり、保証値を示します。すべての仕様は、特に断りのないかぎり、すべての機種に適用されます。

データ出力
データ・レート・レンジ
BSA125C型
0.1~12.5Gbps
BSA175C型
0.5~17.5Gbps
BSA286CL型
1~28.6Gbps
フォーマット
NRZ
極性
正極性または反転
可変クロスオーバ
25~75%
パターン
ハードウェア・パターン
業界標準の疑似ランダム(PRBS):2n-1(n=7、11、15、20、23、31)
RAMパターン
合計で128ビット~128Mb、A/Bページごとに32Mbの割り当て。1ページの最大値は128Mb
ライブラリ
SONET/SDH、k28.5、CJTPATをベースとしたFibre Channel、2nパターン(n=3、4、5、6、7、9)、2nのマーク密度パターン(n=7、9、23)など
エラー挿入
長さ
1、2、4、8、16、32、64ビット・バースト
周波数
シングルまたは繰返し
クロック出力
周波数範囲
特に断りのない限り、立上り時間は20%~80%で測定されます。仕様は、20分間のウォームアップ後の値です。仕様は予告なく変更されることがあります。
BSA125C
0.1~12.5GHz 1
BSA175C
0.5~17.5GHz1
BSA286CL
1~28.6GHz1

111.2Gbps以上のデータ・レートではその2分の1がクロック周波数となる

位相ノイズ
-90dBc/Hz以下(10kHzオフセット)(代表値)
分周クロック出力
Opt. STR のみ(以下の「クロック・パスの詳細」を参照)
データ、クロック振幅、オフセット
コンフィグレーション
差動出力、ペアのそれぞれは終端、振幅、オフセットに個別に設定可能
インタフェース
DCカップリング、50Ωバック・ターミネーション、APC-3.5コネクタ。75Ω校正は選択可能、他のインピーダンスはキーパッド入力。Planar Crown®アダプタの使用で、他のコネクタ・タイプに変更可能
プリセット・ロジック・ファミリ
LVPECL、LVDS、LVTTL、CML、ECL、SCFL
終端電圧
可変:-2~+2Vプリセット:+1.5、+1.3、+1、0、-2V、ACカップリング
許容振幅、終端、オフセット
次の図を参照してください。


BERTScope-BSA-Bit-Error-Rate-Analyzer-Datasheet



許容される振幅スイングは0.25~2.0Vで、次のグラフのグレーの領域内にあること。例えば、SCFLの終端電圧は0Vであり、点線の矢印の範囲(約0~-0.9V)で動作し、動作範囲内に収まる。


BERTScope-BSA-Bit-Error-Rate-Analyzer-Datasheet



データ、クロック波形の性能
立上り時間
25ps(最大)、23ps(代表値)、1V振幅@8.0Gbps、PRBS31パターン
ジッタ
BSA125C型、BSA175C型
500fs未満のRMSランダム・ジッタ(@10.3125Gbps)代表値
BSA286CL型
8psp-p以下のTJ(@28.05Gbps)代表値

300fs以下のRMSランダム・ジッタ(@28.05Gbps)代表値

1Measured at designated rate with PN15 pattern, BER 10-12.

クロック/データ遅延
範囲
1ビット周期以上のすべてにおいて
最高1.1GHz
30ns
1.1GHz以上
3ns
分解能
100fs
自己校正
温度またはビット・レートが変化した場合の測定時は、自己校正が促される。自己校正は10秒以内に完了
前面パネルのジェネレータ接続
BERTScopeのクロックとして外部クロック・ソースが使用可能。ストレス機能を装備した機種は、5000ppm以上のSSCを持った外部信号を含んだ入力クロックにストレス信号を付加することが可能
周波数レンジ
BSA125C型
0.1~12.5GHz
BSA175C型
0.5~17.5GHz
BSA286CL型
1~28.6GHz
公称入力
900mVp-p(+3dBm)
最大入力
2.0Vp-p(+10dBm)
リターン・ロス
-6dB以下
インタフェース
50Ω SMA(Fe)、DCカップリング、終端電圧は選択可能
HFジッタ(Opt. STRのみ)
2つのジッタ挿入入力のうちの1つ。必要に応じてSJ、RJ、BUJが使用可能。
周波数レンジ
DC~1.0GHz
ジッタ振幅レンジ
最大0.5UI
入力電圧レンジ
0~2Vp-p(+10 dBm)、通常動作範囲

6.3Vp-p(+20dBm)、最大非破壊入力

データ・レート・レンジ
622Mbpsまでは性能に制約あり(BSA286CL型は除く)
BSA125C型
1.5~12.5Gbps
BSA175C型
1.5~17.5Gbps
BSA286CL型
1.5~28.6Gbps
インタフェース
SMA(Fe)、50Ω、DCカップリング(0V)
サブレート・クロック出力
BERTScopeの標準機種ではクロックの分周比は4です。BERTScopeのOpt. STRでは追加機能があります。
周波数レンジ
型名 標準レンジ Opt. STR でのレンジ
BSA125C型 0.025~2.125GHz 8.5GHz
0.025~2.8GHz 11.2GHz
BSA175C型 0.125~2.8GHz 11.2GHz
BSA286CL型 0.250~3.575GHz 14.3GHz
振幅レンジ
0.6Vp-p、公称値、0V付近を中心とする
トランジション時間
500ps未満
インタフェース
SMA(Fe)、50Ω、DCカップリング(0V)
トリガ出力
外部テスト機器に対してパルス・トリガを供給。2つのモードを持つ:

1. 分周クロック・モード:クロック・レートの1/256のパルス

2. パターン・モード:パターン(PRBS)または固定位置(RAMパターン)のプログラマブル・ポジションにおけるパルス。

ストレス変調機能のある機種の場合

最小パルス幅
128クロック周期(モード1)

512クロック周期(モード2)

トランジション時間
500ps未満
ジッタ(p-p、データ~トリガ)
10ps未満、代表値(BSA175C型、BSA286CL型)
出力レベル
CML、>300mVp-p、-250mV付近を中心とする
インタフェース
50Ω SMA(Fe)
後部パネルのパターン・ジェネレータ接続
さまざまな機器からの複数のデータ・ストリーム・パターンを同時に同期させる場合
ロジック・レベル
LVTTL(ロー:<0.5V、ハイ:>2.5V)
スレッショルド
+1.2V(代表値)
最大非破壊入力レンジ
-0.5V~+5.0V
最小パルス幅
128シリアル・クロック周期
最大繰返しレート
512シリアル・クロック周期
インタフェース
SMA(Fe)、1kΩ以上のインピーダンス(0V)
ページ選択入力
A-Bページ選択モードでパターンの外部制御が可能。ソフトウェア制御:立上りまたは立下りエッジ・トリガ、パターンA完了後の連続パターンB、またはAに戻る前の1回のBのみの実行
ロジック・レベル
LVTTL(ロー:<0.5V、ハイ:>2.5V)
スレッショルド
+1.2V(代表値)
最大非破壊入力レンジ
-0.5V~+5.0V
最小パルス幅
1パターン長
インタフェース
SMA(Fe)、1kΩ以上のインピーダンス(0V)
正弦波干渉入力(Opt. STRのみ)
内部ジェネレータによる正弦波干渉出力。外部シンボル干渉チャンネル後の正弦波干渉に適用可能
周波数レンジ
0.1~2.5GHz
出力電圧
0~3Vp-p
インタフェース
SMA(Fe)、50Ω、ACカップリング
低周波ジッタ入力(Opt. STRのみ)
外部低周波ジッタ・ソースを使用してストレス・パターン・ジェネレータ出力を変調することが可能。
周波数レンジ
DC~100MHz
ジッタ振幅レンジ
1.1nsまで、他の内蔵低周波変調と組み合わせ可能
入力電圧レンジ
0~2Vp-p(+10dBm)、通常動作範囲

6.3Vp-p(+20dBm)、最大非破壊入力

データ・レート・レンジ
BSA125C型
最大12.5Gbps
BSA175C型
最大17.5Gbps
BSA286CL型
最大28.6Gbps
インタフェース
SMA(Fe)50Ω、DCカップリング(0V)
低周波正弦波ジッタ出力(Opt. STRのみ)
BERTScopeの2つの位相を同相、逆相に合わせる
周波数レンジ
GUIにより内部SJを設定
振幅
2Vp-p、0V付近を中心とする
インタフェース
SMA(Fe)、50Ω、ACカップリング
リファレンス入力
BERTScopeを他の機器の外部周波数リファレンスにロック
周波数
10MHz、100MHz、106.25MHz、133.33MHz、156.25MHz、166.67MHz、または200MHz
振幅
0.325~1.25Vp-p(-6~+6dBm)
インタフェース
50Ω SMA(Fe)、ACカップリング
リファレンス出力
他の機器とロックするための周波数リファレンスを提供
コンフィグレーション
(BSA125C型)差動

BSA125C型以外のすべての機種ではシングルエンド(Ref出力は使用しない)

周波数
10MHz、100MHz、106.25MHz、133.33MHz、156.25MHz、166.67MHz、または200MHz
振幅
1Vp-p(+4dBm)ノーマル、各出力、(2Vp-p差動)
インタフェース
50Ω SMA(Fe)、ACカップリング
クロック・パスの詳細
BSA125C型、BSA175C型、BSA286CL型

BERTScope-BSA-Bit-Error-Rate-Analyzer-Datasheet


ストレス機能を備えたBSA125C型、BSA175C型、BSA286CL型のクロック・パスの機能ブロック図

**機種によっては外部クロックにストレスを加えることが可能。ストレス動作レンジは1.5~11.2Gbps。外部クロックのデューティ・サイクルは50%±2%。

BSA125C型、BSA175C型、BSA286CL型は、11.2Gbps以上のデータ・レート動作において内蔵DDR(Double Data Rate)アーキテクチャを使用しています。11.2Gbps以上のデータ・レートにおける動作では、クロック出力はデータ・レートの1/2になります。外部クロックは、フルまたはハーフのデータ・レートに設定できます。フルレートを選択した場合、入力周波数が11.2GHz以上になるとパターン・ジェネレータはDDRモードで動作します。

この比は、内蔵クロックの場合にのみ適用されます。ハーフレートを選択するか、フルレートを選択してクロック・レートが11.2GHz以上の場合、外部クロックは半分のレートで出力されます。

メイン・クロック出力で設定される最小データ・レートは500Mbpsです。500Mbps以下の分周レートで動作する場合、出力は非校正となります。

メイン・クロック出力で利用可能なマルチレート、サブレート分周比
BSA125C型、BSA175C型、BSA286CL型のみに適用
データ・レート(Gbps)メイン・クロック出力比サブレート・クロック出力比1
500~750Mbps1, 2, 4, 5, 6, 7, 8, 9, 10, 12, 14, 16, 18, 20, 24, 32, 361, 2, 4
0.75~3Gbps1, 2, 4, 5, 6, 7, 8, 9, 10, 12, 14, 16, 18, 20, 24, 30, 32, 32, 35, 36, 36, 40, 42, 45, 48, 50, 54, 56, 60, 64, 70, 72, 80, 81, 84, 90, 98, 108, 112, 126, 128, 144, 1621, 2, 4, 8
3~6Gbps1, 2, 4, 5, 6, 7, 8, 9, 10, 12, 14, 16, 18, 20, 24, 30, 32, 32, 35, 36, 36, 40, 42, 45, 48, 50, 54, 56, 60, 64, 70, 72, 80, 81, 84, 90, 98, 100, 108, 112, 120, 126, 128, 140, 144, 160, 162, 168, 180, 192, 196, 216, 224, 252, 256, 288, 3241, 2, 4, 8, 16, 32
6~11.2Gbps1, 2, 4, 5, 6, 7, 8, 9, 10, 12, 14, 16, 18, 20, 24, 30, 32, 32, 35, 36, 36, 40, 42, 45, 48, 50, 54, 56, 60, 64, 70, 72, 80, 81, 84, 90, 98, 108, 112, 126, 128, 140, 144, 144, 160, 162, 162, 168, 180, 192, 196, 200, 216, 224, 240, 252, 256, 280, 288, 320, 324, 360, 384, 392, 432, 448, 504, 512, 576, 6481, 2, 4, 8, 16, 32, 64
11.2~12Gbps2, 4, 8, 10, 12, 14, 16, 18, 20, 24, 28, 32, 36, 40, 48, 60, 64, 64, 70, 72, 72, 80, 84, 90, 96, 100, 108, 112, 120, 128, 140, 144, 160, 162, 168, 180, 196, 200, 216, 224, 240, 252, 256, 280, 288, 320, 324, 336, 360, 384, 392, 432, 448, 504, 512, 576, 6482, 4, 8, 16, 32, 64
12~26Gbps2, 4, 8, 10, 12, 14, 16, 18, 20, 24, 28, 32, 36, 40, 48, 60, 64, 64, 70, 72, 72, 80, 84, 90, 96, 100, 108, 112, 120, 128, 140, 144, 160, 162, 168, 180, 196, 216, 224, 252, 256, 280, 288, 288, 320, 324, 324, 336, 360, 384, 392, 400, 432, 448, 480, 504, 512, 560, 576, 640, 648, 720, 768, 784, 864, 896, 1008, 1024, 1152, 12962, 4, 8, 16, 32, 64, 128

1サブレート・クロック・コネクタは、11.2Gbpsまでのフルレート・ストレス・クロック、または11.2Gbps以上のハーフレート・ストレス・クロックも出力できます。

追加ストレス・オプション

拡張SSCオプション(Opt. STR、Opt. XSSC)
シンセサイザのクロック出力に直接変調器を追加-変調はメイン/サブレート・クロック出力(サブレート出力選択の状態に関係なく)、データ出力、トリガ出力に影響
モード
SSCまたは位相変調(正弦波)
データ・レート・レンジ
BERTScopeのすべてのレンジ
SSCの波形形状
三角波または正弦波
SSC周波数レンジ
20kHz~40kHz
SSC変調レンジ

12,500ppm(6Gbps)

6,200ppm(12Gbps)

6,000ppm(12.5Gbps以上)

クロック・レートより遅いレンジについては、「最大SSC変調」のグラフを参照

BERTScope-BSA-Bit-Error-Rate-Analyzer-Datasheet


Opt. XSSCの最大SSC変調

SSCの変調分解能
1ppm
SSCの変調形式
ダウン・スプレッド、センター・スプレッド、アップ・スプレッド
PM周波数レンジ
10Hz~160kHz
PM周波数分解能
1Hz
PM変調レンジ:10Hz~2kHzの変調周波数
データ・レート 最大変調
6Gbps以上 6000UI
3~6Gbps 3000UI
1.5~3Gbps 1500UI
0.75~1.5Gbps 750UI
375~750Mbps 375UI
187~375Mbps 187.5UI
100~187Mbps 93.75UI
2kHz以上の変調周波数では低減される。 位相変調レンジのグラフを参照。

BERTScope-BSA-Bit-Error-Rate-Analyzer-Datasheet


Opt. XSSCの位相変調レンジ

F/2ジッタ生成オプション(Opt. F2およびOpt. STRが必要)
F/2またはサブレート・ジッタは、低速なデータ・レート・ストリームが多重化された高速データ・レート・システムで見られます。多重されたクロックの対称性が損なわれた場合のジッタ結果は、奇数ビットとは異なるすべての偶数ビットのパルス幅の変化となります。従来のDCDとは異なり、F/2ジッタはビットのロジック・ステートからは独立しています。F/2ジッタは、802.3ap(10GbバックプレーンEthernet)などの新しい規格のコンプライアンス・テストで使用されるストレスの一部です。
サポートするデータ・レート
8.0および10.3125Gbps
変調レンジ
0~5.0% UI
拡張ストレス生成オプション(Opt. PCISTR)
PCIe 2.0の仕様で規定されるレシーバのコンプライアンス・テストで必要となるストレス・ジェネレータを追加するオプションで、BERTScopeに装備されます。
クロック周波数レンジ
最大11.2Gbps
LFRJの変調レンジ
0~1.1ns1

1他の低周波変調と組み合わせ可能

LFRJ周波数レンジ
帯域制限:10kHz~1.5MHz、PCIe 2.0の仕様にロールオフ
LFRJ変調レンジ
0~368ps 1(5Gbps)
LFSJ周波数レンジ
1~100kHz
拡張ストレス・オプションは、通常の広帯域のRJジェネレータに選択可能な帯域制限も追加します。
RJ周波数(ノーマル・モード)
帯域制限:10MHz~1GHz
RJ周波数(PCIEモード)
帯域制限:1.5~100MHz、PCIe 2.0の仕様にロールオフ
エラー・ディテクタの仕様

すべての仕様は、特に断らないかぎり、保証値を示します。すべての仕様は、特に断りのないかぎり、すべての機種に適用されます

クロック入力
コンフィグレーション
シングルエンド
周波数レンジ
BSA125C型
0.1~12.5Gbps
BSA175C型
0.5~17.5Gbps1
BSA286CL型
1~28.6Gbps2

111.2Gbps以上のデータ・レートではフル・レートまたはハーフ・レートのクロックが使用される。

226~28.6Gbpsでは、入力ディテクタは半分のレートで動作(偶数または奇数ビットを使用)

データ、クロックのインタフェース
コネクタ
3.5mm
インピーダンス
50Ω
スレッショルド電圧
-2~+3.5V
スレッショルド・プリセット
LVPECL、LVDS、LVTTL、CML、ECL、SCFL
終端電圧
可変:-2~+3 V

プリセット:+1.5、+1.3、+1、0、-2V、ACカップリング

最大非破壊入力電圧
-3Vピーク、+4Vピーク、どのコネクタにも適用
ディテクタのクロック/データ遅延
範囲
1ビット周期以上のすべてにおいて
最高1.1GHz
30ns
1.1GHz以上
3ns
分解能
100fs
自己校正
サポート対象-温度またはビット・レートが変化した場合の測定時は、自己校正が促される。自己校正は10秒以内に完了
データ入力
データ・レート・レンジ
BSA125C型
0.1~12.5Gbps
BSA175C型
0.5~17.5Gbps
BSA286CL型
1~28.6Gbps
コンフィグレーション
差動
フォーマット
NRZ
極性
正極性または反転
スレッショルド・アライメント
差動クロス・ポイントに自動アライメント可能
感度
シングルエンド
100mVp-p(代表値)
差動
50mVp-p(代表値)
最大スウィング入力信号
2Vp-p
固有のトランジション時間
16ps(代表値)、10/90%、シングルエンド(20GHz以上のディテクタ帯域と等価)。入力で測定、ECLレベル
ハードウェア・パターン
業界標準の疑似ランダム(PRBS):2n-1(n=7、11、15、20、23、31)
RAMパターン
ユーザ定義
128ビット~128Mb、128ビット・ステップ
ライブラリ
SONET/SDH、k28.5、CJTPATをベースとしたFibre Channel、2nパターン(n=3、4、5、6、7、9)、2nのマーク密度パターン(n=7、9、23)など
RAM取込みパターン
128Mbまでの入力データを取込み。取込んだデータは編集し、パターン・ジェネレータ、エラー・ディテクタ、または両方に送る
RAMパターン取込モード
ワード長による取込
1~1,048,576ワード。デフォルト:1ワード。ワード長:128ビット
トリガによる取込
後部パネルのDetector Startがハイになると取込み始め、許容最大長または入力がローになるまで取込む
トリガからのワード長で取込
Detector Start入力の初期化されたワード長で取込み始め、あらかじめ設定したワード長まで取込む
同期-自動再同期
ワードあたり1以上のエラーを含む、128ビット・ワードまででユーザが設定した数で再同期を開始

BERTScope-BSA-Bit-Error-Rate-Analyzer-Datasheet


BERTScopeバースト解析タイミング-BERTScopeワード・サイズは128ビット。PRBSペイロードのタイミング・ダイアグラムの例を示します。128ビット・ワードの境界がくるまでビット・カウントは開始しません。これは、ブランキング・パルス・トランジション後、同期が開始するまで最大127ビットはパスされることを意味しています。PRBSの場合、同期は通常5ワード、640ビットです。同様に、再度ブランキング信号のトランジション後、ビット測定は127ビットまで続きます。RAMベースのパターンは同期に時間がかかります。

マニュアル同期
ユーザにより再同期を開始
パターン・マッチング同期
Grab ‘n’ go
エラー・ディテクタは指定されたパターン長を取込み、次と比較する(高速な方法ですが、ロジック・エラーを無視する可能性があります)
Shift-to-sync
エラー・ディテクタはリファレンスRAMパターンとともに入力パターンを比較し、マッチするか見る。見つからない場合はパターンを1ビットシフトし、再度比較する(遅いが正確な方法)
エラー・ディテクタの基本測定
BER、受信ビット、再同期、クロック周波数でパターン・ジェネレータとエラー・ディテクタで測定
前面パネルのエラー・ディテクタ接続

エラー・コリレーション・マーカ入力
外部信号により、エラー・データ・セットに時間マーカを付けることができる。
ロジック・ファミリ
LVTTL(ロー:<0.5V、ハイ:>2.5V)
スレッショルド
+1.2V
最小パルス幅
128クロック周期
最大繰返しレート
512シリアル・クロック周期
最大頻度
4000マーカ/秒未満を推奨
インタフェース
BNC(Fe)、1kΩ以上のインピーダンス(0V)
ブランク入力
ループ・ファイバの再循環またはチャンネル・トレーニング・シーケンスで有効。アクティブになっているとエラー原因を無視できる。ビット・カウント、エラー・カウント、BERはカウントされない。カウントが再度イネーブルになると再同期は起きない。
ロジック・ファミリ
LVTTL(ロー:<0.5V、ハイ:>2.5V)
スレッショルド
+1.2V
最小パルス幅
128クロック周期
最大繰返しレート
512シリアル・クロック周期
インタフェース
BNC(Fe)、1kΩ以上のインピーダンス(0V)
エラー出力
エラーが検出されるとパルスを出力する。長時間のモニタリング時にアラームによるトリガができる。
最小パルス幅
128クロック周期
トランジション時間
500ps未満
出力レベル
1000mV(公称値、0~1V ロー-ハイ)
インタフェース
SMA(Fe)
トリガ出力
外部テスト機器に対してパルス・トリガを供給。2つのモードを持つ:

1. 分周クロック・モード:クロック・レートの1/256のパルス

2. パターン・モード:パターン(PRBS)または固定位置(RAMパターン)のプログラマブル・ポジションにおけるパルス。

最小パルス幅
128クロック周期(モード1)

512クロック周期(モード2)

トランジション時間
500ps未満
出力レベル
振幅:300mV以上、オフセット:650mV
インタフェース
50Ω SMA(Fe)
後部パネルのエラー・ディテクタ接続
エラー・ディテクタのリファレンス・パターン・メモリに入力データ取込みをトリガするために使用する。ハイ・レベルで取込み開始。
振幅
LVTTL(ロー:<0.5V、ハイ:>2.5V)
スレッショルド
+1.2V
最小パルス幅
128シリアル・クロック周期
最小繰返しレート
512シリアル・クロック周期
インタフェース
SMA(Fe)、1kΩ以上のインピーダンス(0V)
一般性能

すべての仕様は、特に断らないかぎり、保証値を示します。すべての仕様は、特に断りのないかぎり、すべての機種に適用されます。

PC関連
ディスプレイ
TFTタッチ・スクリーン、640×480 VGA
タッチ・センサ
アナログ抵抗膜
CPU
Pentium® P4 1.5GHz以上
ハード・ディスク・ドライブ
40GB以上
DRAM
1GB
オペレーティング・システム
Microsoft Windows 7 Professional
リモート制御インタフェース
IEEE-488(GPIB)またはTCP/IP
サポート・インタフェース

VGAディスプレイ

USB 2.0(合計6ポート、前面:2、後部:4)

100BASE-T Ethernet LAN

IEEE-488(GPIB)

シリアルRS-232 

物理特性
高さ
220mm
394mm
奥行
520mm
質量
機器単体
25kg
配送
34.5kg
電源
460W
電圧
100~240 VAC(±10%)、50~60Hz
環境条件
ウォームアップ時間
20分
動作温度範囲
10°C~35°C
動作湿度
35℃において結露のないこと、15~65%
安全基準
EU EMC指令(CEマーク)、LVD低電圧指令、米国認定UL61010-1、カナダ認定CAN/CSA 61010-1 
Last Modified:
ダウンロード
ダウンロード

マニュアル、データシート、ソフトウェアなどのダウンロード:

Go to top