ダウンロード
ダウンロード

マニュアル、データシート、ソフトウェアなどのダウンロード:

ダウンロード・タイプ
型名またはキーワード

BERTScopeデジタル・プリエンファシス

DPPデジタル・プリエンファシス・プロセッサ/LEリニア・イコライザは、現在ご購入いただけません。代替品として、当社BSXシリーズBERTScope®のご使用をお勧めします。これらの製品についての詳細は、www.tek.com/bit-error-rate-tester/bsx-series-bertscope®-bit-error-rate-testerをご覧ください。Tektronix Encore(www.tek.com/encore)でプレミアム再生品のデジタル・プリフェンファシス・プロセッサをご利用になれます。

テクトロニクスは、BSAシリーズ・ビット・エラー・レート・テスタにより、プリエンファシス/イコライゼーションの分野での高速シリアル設計者の要求に応える、さまざまなデジタル信号処理を提供します。

デジタル・プリエンファシス・プロセッサDPPシリーズは、ビットエラーレート・テスタと共に使用して、データとクロックのシングルエンド入力を受け、信号に精密な量のプリエンファシスを加えることができます。 LE320型のリモート・ヘッドにより、最高32Gbpsの9タップ・リニア・イコライゼーションをサポートし、コンパクトな2チャンネルの高精度イコライゼーション機能を提供します。

特長

利点

8Gbps~32Gbpsの動作レンジ 最新の100G通信規格、および最大32Gbpsの物理ライン・レートで動作する同様の技術に対応。
標準で4タップ(オプションで9タップ)のイコライゼーション ±20dBのダイナミック・レンジをもつ標準で4タップ、オプションで9タップのフィルタ設計が広範囲の設計機能をサポート。
ハイ・パス・フィルタ設計 信号のプリエンファシス/CTLE(Continuous Time Linear Equalization)処理のモデリングに必要。
ロー・パス・フィルタ設計 チャンネル/バックプレーンのエミュレーションをサポート。
汎用の信号増幅 任意の差動信号に低ノイズで20dBのゲインを提供。
チャンネル/バックプレーンのディエンベッド処理 アイを開き、ケーブル長や相互接続による損失効果を補正。
0 V~2.7 Vの可変ゲイン(ゼロ復帰) 精密な出力レベル制御により、0(ゼロ復帰)~2.7Vの差動シグナリングが可能。
スタンドアロン操作 BERTScope上またはユーザのスタンドアロンPC上での操作により、幅広い操作形態をサポート。
固定タップ遅延設計 外部リファレンス・クロックが不要
ジッタ・パス・スルー ジェネレータ・ベースの正弦波、ランダム・ジッタおよび有界非相関ジッタ成分が、抵抗なく入力から出力まで通過可能。
ユーザ構成可能なDDJ 高精度チャンネル損失モデルにより、設計者は微細量のDDJ合成が可能。
Sパラメータ・インポータ ユーザがロードした物理システムのTouchstoneファイルに近似するように、LE320型のチャンネル応答を設定することが可能。
アクセサリ DPPRACK
データシート 概要
表示(View) データシート ラックマウント・キット(DPP125C型用)
データシート アクセサリ 概要
DPPRACK ラックマウント・キット(DPP125C型用)